高效访问共享片外内存（包括 DRAM）会对系统性能、功耗和成本产生重要影响。在同类产品中，CoreLink™ 动态内存控制器和静态内存控制器
CoreLink 动态和 静态内存控制器为采用 Cortex™（A、R）和 Mali™ 处理器的系统的片外内存提供了理想接口。它们与 ARM 处理器和 AMBA 互连产品一起进行设计、验证和基准测试，可使基于 ARM 处理器的系统的设计人员能够更加高效快速地实现其应用。
下图显示了 CoreLink 400 系统中的 DMC-400：
这些控制器用于 ARM AMBA AXI 和 AHB 总线协议，以便为 AMBA3 AXI 和 AMBA AHB 设计中使用的动态和静态内存提供接口。
CoreLink 内存控制器：
- 70 多个授权厂商将其部署到各种不同的应用场合，包括移动、消费类、联网和嵌入式产品。
- 为基于 ARM 处理器的 SoC 提供低风险、高效率的芯片外内存接口。
- 来自多个低延迟、高带宽的主接口的服务请求与 AMBA 互连相结合，以确保获得高质量的服务。
- 对内存事务进行排序以最大限度利用内存总线。
- 管理内存访问和功耗模式以提供最佳的能源效率。
LPDDR2 和 DDR3 的第 4 代 DMC-400 接口
CoreLink DMC-400 动态内存控制器对多通道提供支持，以匹配 DDR3 或 LPDDR2-DRAM 的完整规格。DMC-400 通过 AMB3 AXI 或 AMBA 4 接口与 CoreLink 400 互连产品（CCI-400 和 NIC-400）实现完美集成，共享 QoS 机制和功耗管理。
DDR2、LPDDR、DDR、NAND 闪存、NOR 闪存等的第 3 代 AXI 内存控制器接口
CoreLink 内存控制器可与行业标准接口完美兼容，以确保方便地集成到系统中。ARM 与制定这些标准的机构和团体（包括 JEDEC、SPMT、MIPI 和 DFI）展开密切合作。
