DRAMなど共有オフチップ メモリへの効率的なアクセスは、システムのパフォーマンス、消費電力、およびコストに重大な影響を与えます。CoreLink™ ダイナミック メモリ コントローラとスタティック メモリ コントローラ
CoreLinkダイナミックおよびスタティック メモリ コントローラは、Cortex™（A、R）プロセッサおよびMali™プロセッサにおいてオフチップ メモリのための理想的なインタフェースです。これらはARMプロセッサおよびAMBAインターコネクトARM製品と同様に、設計、検証、およびベンチマークが行われるので、ARMプロセッサ ベース システムの設計者はアプリケーションの最適なデジタル ハイウェイを実装できます。
下の図はCoreLink 400システムのDMC-400です。
ARM AMBA AXIおよびAHBバス プロトコル用のコントローラもあり、AMBA3 AXIとAMBA AHBの設計で使用されるダイナミック/スタティック メモリのインタフェースとなります。
CoreLinkメモリ コントローラ
- 70を超えるライセンシによって、モバイル、コンシューマ、ネットワーキング、エンベデッド製品などさまざまなアプリケーションに展開されます。
- ARMプロセッサ ベースのSoCに対して、低リスクで効率性の高いオフチップ メモリ インタフェースを供給します。
- 低レイテンシおよび高帯域幅の複数のマスタからのサービス要求とAMBAインターコネクトとの連携により、QoS（Quality of Service）を提供します。
- メモリ トランザクションを順序付けして、メモリ バスの使用率を最大化します。
- メモリ アクセスと電力モードを管理して、エネルギー効率を最適化します。
LPDDR2とDDR3にインタフェースする第4世代のDMC-400
CoreLink DMC-400ダイナミック メモリ コントローラは、DDR3またはLPDDR2-DRAMの完全な仕様にインタフェースする複数チャネルのサポートを提供します。 DMC-400は、AMB3 AXIまたはAMBA 4インタフェースを介してCoreLink 400のインターコネクト製品（CCI-400とNIC-400）と円滑に統合し、QoSメカニズムと電力管理を共有します。
第3世代のAXIメモリ コントローラはDDR2、LPDDR、DDR、NANDフラッシュ、NORフラッシュなどにインタフェースします。
CoreLinkメモリ コントローラは、業界標準インタフェースと連携して、システムに容易に統合できるように設計されています。ARMは、JEDEC、SPMT、MIPI、DFIなどの標準団体およびコンソーシアムに深く関わっています。
