ダイナミック メモリ コントローラとスタティック メモリ コントローラ
CoreLink ダイナミックおよび スタティック メモリ コントローラは、Cortex™(A,R) およびMali™ プロセッサを搭載したオフチップ メモリの理想的なインタフェースです。 これらはARMプロセッサやAMBA相互接続製品と同時に設計、検証、ベンチマークが行われるので、ARMプロセッサベース システムの設計者は用途に最適なデジタル ハイウェイを実装できます。 下の図はCoreLink 400システムのDMC-400です。

ARM AMBA AXIおよびAHBバス プロトコル用のコントローラもあり、AMBA3 AXIとAMBA AHBの設計で使用されるダイナミック/スタティック メモリのインタフェースとなります。
CoreLinkメモリ コントローラ
- 70を超えるライセンシによって、モバイル、コンシューマ、ネットワーキング、組み込み製品などさまざまなアプリケーションに展開されます。
- ARMプロセッサ ベースのSoCに対して、低リスクで効率性の高いオフチップ メモリ インタフェースを供給します。
- 低レイテンシおよび高帯域幅の複数のマスタからのサービス要求とAMBA相互接続との連携により、QoS(Quality of Service)を提供します。
- メモリ トランザクションを順序付けして、メモリ バスの使用率を最大化します。
- メモリ アクセスと電力モードを管理して、エネルギー効率を最適化します。
LPDDR2とDDR3にインタフェースする第4世代のDMC-400
CoreLink DMC-400ダイナミック メモリ コントローラは、DDR3またはLPDDR2-DRAMの完全な仕様にインタフェースする複数チャネルのサポートを提供します。 DMC-400は、AMB3 AXIまたはAMBA 4インタフェースを介してCoreLink 400の相互接続製品(CCI-400とNIC-400)に円滑に統合し、QoSメカニズムと電力管理を共有します。
第3世代のAXIメモリ コントローラはDDR2、LPDDR、DDR、NANDフラッシュ、NORフラッシュなどにインタフェースします。
CoreLinkメモリ コントローラは、業界標準インタフェースに対応してシステムに容易に統合するように設計されています。 ARMは、JEDEC、SPMT、MIPI、DFIなどの標準を定義する団体やコンソーシアムに深く関わっています。


DRAMなど共有オフチップ メモリへの効率的なアクセスは、システムのパフォーマンス、電力、およびコストに重大な影響を与えます。CoreLink™








