Login

CoreLink DMC-34xダイナミック メモリ コントローラ

CoreLink DMC-34xダイナミック メモリ コントローラ Image (View Larger CoreLink DMC-34xダイナミック メモリ コントローラ Image)
CoreLinkCoreLink™ダイナミック メモリ コントローラ(DMC)は、ARMのCPU、メディア プロセッサ、およびシステムIPと効率的に連動するように設計されています。これらのコントローラはアービトレーションの最適化とスケジューリング アルゴリズムを提供して、利用可能なDRAM帯域幅を最大限に活用します。同時に、をシステム内のクオリティ オブ サービス(QoS)コントロールにてイニシエータのレイテンシ用件を管理します。
 


CoreLinkダイナミック メモリ コントローラを選択する理由

ダイナミック メモリへのインタフェースは、システム パフォーマンスに重大な影響を与えるSoCの主な制御点の1つです。インタフェースを効率的に実装するために重要なことは、オンチップAMBAインターコネクトとオフチップDRAMメモリ プロトコルの両方と連携するように配慮して設計されたソリューションを選ぶことです。

DMCは主なシステム制御ポイントに位置する

ARMには、AMBAベース システム用のメモリ コントローラの設計に関して長い歴史があります。CPUおよびメディア プロセッサのチームや、ARMのパートナー ネットワークと緊密に連携して、コントローラの第3世代となる現在の製品を生み出しました。

コントローラのDMC-34XおよびPL24Xファミリは、ネットワーク インターコネクト ソリューションとの最適な互換性を提供して、Cortex-A、 Cortex-R、および Maliプロセッサからのパフォーマンス要求を満たせるように開発されました。

検証とベンチマーク

システム コンテキストでメモリ コントローラのパフォーマンスおよび機能を理解することは、コントローラの仕様および開発において重要です。システム レベルでのパフォーマンスの検証およびベンチマークを行うことにより、品質が十分に保証された製品をコアおよびオンチップのインターコネクトとともに供給できます。その結果、現在および将来のメモリ コントローラの仕様が向上します。これによりARMのパートナーは、開発を円滑に行い、パフォーマンス目標を達成し、製品化期間を短縮するための、効率的で低リスクの統合が容易なソリューションを利用できます。


DDR、DDR2、LPDDR、およびLPDDR2のAXIダイナミック メモリ コントローラ

CoreLink DMC-34Xファミリの製品は、AMBAAXIインターコネクトとDRAM間のインタフェースを提供します。

 製品 サポートされているメモリ タイプ  備考 
DMC-340  SDR、DDR、LPDDR、eDRAM  LPDDRサポートにはNVMが含まれます。
DMC-341  DDR2  
DMC-342  LPDDR2  S2A、S2B、S4A、S4B

DMC-34Xコントローラは、さまざまなシステム設定に合わせてコンフィギュレーションが可能です。構成オプションの概要については、「仕様」のセクションを参照してください。

AHBメモリ コントローラ

PL24Xファミリ製品は、AMBA AHBインターコネクトとDRAMのインタフェースです。これらはハイブリッドのコントローラであり、不揮発性メモリ システムのインタフェースでもあります。

 製品  DRAMのサポート  不揮発性のサポート AHBポート
 PL242  SDR  NANDフラッシュ 4
 PL243     SDR  NORフラッシュおよびSRAM 4
 PL244  DDR  NANDフラッシュ 6
 PL245  DDR  NORフラッシュおよびSRAM 6

NIC-301インターコネクト製品をDMC-34XおよびSMC-35Xメモリ コントローラと組み合わせることにより、メモリの他の組み合わせをサポートできます。


AMBA AXI用CoreLinkダイナミック メモリ コントローラ

機能と利点

機能  利点 
AMBAデザイナで構成可能 広範なアプリケーションおよびシステムの要件に応じてコントローラを最適化し、ダイサイズを最小化します。
クオリティ オブ サービス レイテンシが重視されるマスタのために要求に優先順位をつけます。
要求の調停 メモリ要求を順序付けして、利用可能なメモリ バス帯域幅を最大限活用します。
AXIネイティブ インタフェース AMBA AXIのネイティブ サポートにより、効率的なデータ管理のためのデータのパック/アンパック、アウトオブオーダ書き込み、およびバースト転送が可能です。
電力管理 DRAMおよびコントローラの電力モードを管理して消費電力を最小限にします。
自動プリチャージとアクティブ ファストパス 自動プリチャージによりデータ ストリッピングのサポートが可能になり、アクティブ ファストパスにより固定レイテンシが最小化されます。
ECC エラーが重視されるアプリケーションの組み込みエラー訂正です。
DFI 標準化されたDDR PHYインタフェースをサポートすることで、ARM PIPD部門のPHYなど、互換性のあるPHYとの統合が容易になります

コンフィギュラブルなオプション

DMC-34Xコントローラ ファミリは、高度にコンフィギュラブルで、さまざまなアプリケーション タイプをサポートします。以下に示すような構成オプション(適用できる場合)があります。

オプション 利点
キュー深度の調停 キュー深度を深くするとパフォーマンスが向上し、浅くするとゲート数が減少します。
読み出しおよび書き込みのデータ キュー システム要件に一致するように構成します(マスタの数、バースト サイズ、未解決トランザクション)。
バス幅 さまざまなシステムおよびメモリのバス幅のパックおよび展開を管理します。
メモリ インタフェース チップの選択、クロック イネーブル、排他アクセスなど、さまざまな要件をサポートします。

電力、パフォーマンス、および面積

コンフィギャブルなソフトIPのため、プロセス テクノロジ、設計フロー、構成オプションなどの選択によって消費電力、パフォーマンス、および実装面積が異なります。低電力に最適化されたIPは、AXIシステムおよびメモリの仕様に示されたパフォーマンス目標を実現します。コントローラは、該当するメモリ タイプのあらゆるJEDEC仕様をサポートしています。

実装面積は、システム要件を満たす構成パラメータの設定により最適化されているので、最終実装での不要なオーバーヘッドがなくなります。


CoreLinkダイナミック メモリ コントローラ:関連製品

DMC-34XおよびPL24Xメモリ コントローラは、ARM IP製品群との互換性を維持するように設計されています。

z

CoreLink DMC製品

ARM IP関連製品

利点
CoreLink DMC-520 CoreLink CCN-504 many-coreアプリケーション向け高性能システムIPソリューション
CoreLink DMC-400 CoreLink NIC-400,
CoreLink CCI-400
連動して、イニシエータのレイテンシ要件をシステム内のクオリティ オブ サービス(QoS)コントロールから管理します。
ダイナミック メモリ コントローラ
(DMC-340、DMC-341、DMC-342、PL242、PL243、PL244、PL245)
AMBAデザイナ 構成および連結
VPE 性能調査および機能の検証
NIC-301QoS-301ADK AMBA AXIおよびAHBインターコネクト
Cortex-ACortex-RARM11ARM9 CPUプロセッサ
Maliグラフィックス プロセッサおよびビデオ エンジン マルチメディア プロセッサ
レベル2キャッシュ コントローラ (L2C-310)、 DMAコントローラ (DMA-330) システム コントローラ
SMC-35X     スタティック メモリ コントローラ
DDR PHYs           メモリ インタフェースPHY

 


Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set