2ピン デバッグ ポート
シリアル ワイヤ デバッグ（SWD）は、ピン数の厳しく制限されたパッケージ、たとえば小型パッケージのマイクロコントローラのほか、ピン数の制限が非常に重要で、デバイス コストの決定要因となるような複雑なASICにデバッグ ポートを提供します。
SWDでは、5ピンのJTAGポートの代わりに、クロック ピンと1本の双方向データ ピンを使用し、通常のJTAGデバッグ機能とテスト機能とシステム メモリへのリアルタイム アクセス機能をすべて実行します。プロセッサを停止したり、ターゲット常駐コードを必要としたりすることはありません。 SWDは、ARMデバッグ インタフェースv5に定義されているARM標準双方向ワイヤ プロトコルを使用し、データをデバッガとターゲット システムへ、あるいはデバッガとターゲット システムから、非常に効率的かつ標準的な形で送信します。 ARMプロセッサ ベースのデバイスの標準インタフェースであるため、ソフトウェア開発者は、ARMやサードパーティのツール ベンダが提供する幅広い相互運用可能ツールを利用できます。
- 必要なピンは2本だけ - ピン数の少ないデバイスやパッケージに最適
- JTAG TAPコントローラとのデバッグ/テスト通信機能を提供
- デバッガがもう1つのAMBAバス マスタになってシステムのメモリやペリフェラル、あるいはデバッグ レジスタにアクセス可能
- 高いデータ レート - 50 MHzで4 MB/秒
- 低消費電力 - 消費電力の増加なし、グラウンド ピン不要
- 小さなシリコン面積 - ゲート数の増加は2.5 k
- 低ツール コスト、100ドルのビルド コスト - 評価ボードにも装備可能
- 高い信頼性 - エラー検出機能内蔵
- 安全 - ツールが接続されていない場合は、ピンをグリッチから保護
JTAGからSWDへは、容易に移行できます。SWDIOとSWCLKの2つの信号はJTAGのTMSピンとTCKピンに重ねられ、他のJTAG信号と共にバイモード デバイスに対応するからです。 余ったJTAGピンは、SWDモード時に他の用途に使用できます。
SWDは、すべてのARMプロセッサ、およびデバッグにJTAGを使用するどんなプロセッサとも互換性があり、Cortex™プロセッサ（A、R、M）やCoreSightデバッグ インフラストラクチャのデバッグ レジスタへのアクセスを提供します。
シリアル ワイヤ テクノロジは現在、ST STM32マイクロコントローラなどの大量生産デバイスで採用されています。
マルチチップ製品の単一デバッグ ポート
ARMマルチドロップSWDテクノロジは、1つのSWDポートから任意の数のデバイスに同時にアクセスできるようにすることで、SWDの利点を複雑なマルチプロセッサ ベースのSoCにもたらします。これによって、複雑なデバイスの開発者が低消費電力の2ピン デバッグ&トレース ソリューションを利用できるようになり 、マルチ ダイおよび複数のチップが一般的な、接続が制限される製品（たとえば、携帯電話）にとって、非常に重要です。
マルチドロップSWDは、完全な下位互換性を持っているため、既存の単一のポイント ツー ポイント ホスト機器接続が保持されます。さらに、デバイスが選択されていない時は、完全にデバイスをパワー ダウンして、消費電力を削減します。
マルチドロップのサポートが含まれるシリアル ワイヤ デバッグは、メンテナンス プログラムに従ってすべてのCoreSightライセンシに提供されます。
シリアル ワイヤ デバッグに関するホワイトペーパー
シリアル ワイヤ デバッグとピン数の少ないデバッグ インタフェースの要件に関するドキュメントが公開されています。
