Login

ARM VSTREAM仮想デバッグ インタフェース

ARM VSTREAM仮想デバッグ インタフェース Image (View Larger ARM VSTREAM仮想デバッグ インタフェース Image)
VSTREAMは、ハードウェア支援検証システム(Cadence Palladium、Synopsys(以前のEve)ZeBu、Mentor Veloceなど)やRTLシミュレータ(Cadence Incisive、Mentor ModelSim & Questa、Synopsys VCSなど)にソフトウェア デバッガを接続する、高速で柔軟な仮想デバッグ インタフェースです。

VSTREAMは、プロセッサの停止、プロセッサのレジスタやシステムメモリの値の参照または変更、コードのシングル ステップ実行など、高度なデバッグ アダプタで通常使用可能な停止モード デバッグ機能を有効にします。ただし、これは物理的なJTAG接続ではなく、SoC RTLに直接接続されるSCE-MI2またはZEMI-3トランザクタを経由して行われます。この仮想接続はより高速なだけでなく、エミュレータのハードウェア設定への変更が無用なため、リモートで簡単に開始できます。

VSTREAMも同じ方法でTPIU出力からトレースをキャプチャできます。

ARM DS-5スイートはVSTREAMに欠かせないものです。これらを併用して、高レベルのテスト パターンを実行し、実際のデバッガをRTLシミュレータに接続することで、CoreSightコンポーネントなどのSoCのデバッグおよびトレース ファブリックが適切に実装されているかを確認できます。デバッガにメモリ ビューを表示することによって、メモリ システムおよびメモリにマップされたペリフェラルへのプロセッサの接続を簡単に検証できます。設計のデバッグ アーキテクチャの問題をテープアウト後に見つけるのではなく、RTLで見つけることができるようになりました。

VSTREAMは、システムの状態に影響を与えない方法でプロセッサにより実行された命令の履歴を取得するために、シミュレーション実行後のポストプロセスPTM™およびETM™命令トレースをサポートします。

 


VSTREAMとARMソフトウェア デバッガ(DS-5デバッガなど)の組み合わせにより、検証システム上で動作するプロセッサに向けた応答性の高いグラフィカルなデバッグ環境が提供されます。デバッガを通じて、プロセッサの停止、プロセッサのレジスタやシステム メモリの値の参照または変更、コードのシングル ステップ実行などの操作を行うことができます。VSTREAMがあれば、サイズの大きなソフトウェア イメージも数秒でメモリにダウンロードできます。

VSTREAMは、システム設計の早期における効率的なソフトウェア開発を可能にして、ハードウェア エミュレータの利用率を高め、プロジェクト リスク軽減と製品化期間短縮を実現します。また、RTLシミュレータでブート コードなどの機能テスト ソフトウェアを実行することによって、SoCコンポーネントの統合を検証することもできます。

 

VSTREAMクライアント/サーバ アーキテクチャ


  • ハードウェア エミュレータおよびソフトウェアRTLシミュレータに対する仮想デバッグおよびトレース インタフェース
  • すべてのARM Cortexプロセッサに対応
  • Mentor® Veloce®、Synopsys® ZeBu®、およびCadence® Palladium®シリーズ エミュレータに対応
  • ハードウェアをエミュレータに接続する必要のない、便利な仮想ソリューション
  • Cadence Incisive、Mentor ModelSim & Questa、およびSynopsys VCS RTLエミュレータに対応
  • TCP/IP接続したデバッガ ワークステーションからリモート アクセス
  • 最高270 KB/秒でコードをダウンロード
  • 毎秒1.5ステップを超える、コードのシングル ステップ実行
  • テープアウト前にCoreSightアーキテクチャを検証

エミュレータ ワークステーションの要件

  • Pentium IBM互換コンピュータ
  • TCP/IP接続
  • オペレーティング システム
    • Red Hat Enterprise Linux 5 DesktopおよびWorkstationオプション、Standard(64ビット)

サポートされているエミュレータ

  • Mentor Veloce
  • Cadence Palladium XP
  • Synopsys ZeBu

サポートされているRTLシミュレータ

  • Mentor ModelSim & Questa
  • Cadence Incisive
  • Synopsys VCS

ターゲットインタフェース

  • CoreSight™デバッグ アクセス ポート(DAP)またはDAP-Liteに対する直接仮想インタフェース
  • CoreSightトレース ポート インタフェース ユニット(TPIU)に対する直接仮想インタフェース
  • 最高270 KB/秒でコードをダウンロード
  • 毎秒1.5ステップを超える、コードのシングル ステップ実行
  • リモート ターゲット リセット:可

デバッガ インタフェース

  • 接続プロトコル:
    • RDDI(対DS-5およびその他のデバッガ)
    • RVI-API(対RVDデバッガ)

プロセッサおよびターゲットIPのサポート





Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set