DDR PHY 解决方案提供了基于标准的高速并行接口物理解决方案，以满足 DDR3、DDR2、LPDDR 和 LPDDR2 等关键行业标准。Artisan DDR PHY 解决方案针对代工厂和工艺进行了优化，以提供市场领先的性能、功耗和面积。
ARM Artisan DDR PHY 主要优点
- 将基于 ARM 的 SoC 的全面内存接口解决方案与 ARM Corelink 系列内存控制器相结合
- 确保实现具有最高的带宽、最低的延迟以及最低的功耗配置，而不会牺牲灵活性
- 利用成熟的体系结构和经过硅验证的技术，缩短上市时间
- 由经验丰富的支持团队提供支持，将长期大批量生产的解决方案的风险降至最低。
ARM DDR 内存接口 IP 为从 LPDDR 到 DDR3 的广泛应用提供了全面的解决方案。针对从 100Mbps 到最高 1.6 Gb/s 的数据速率，ARM DDR 接口 IP 为 SoC 提供了最佳功耗/性能解决方案，并确保在各种封装和系统配置下可靠运行。PHY 包含构建 DDR 接口所需的所有模拟和数字块。ARM 可降低设计风险并确保在块或系统其余部分之间进行无缝集成。
DDR 接口设计用于处理各种不同的电压、温度、工艺、封装和系统变化，并确保在 SoC 和芯片外内存之间可靠地传输信号。它包含片上补偿电路和电源去耦功能，以提高抗电源噪声的能力和减少信号抖动。
ARM DDR 接口 IP 在低能耗方面也是驾轻就熟，从 SoC 级别一直到各个电路级别，全部采用低能耗运行部署。通过将各种低能耗技术与识别通信的接口相结合，可以大大减少 DDR 接口能耗。
