用于最佳 DDR SDRAM 内存接口的 DDR 接口 IP

(View Larger 用于最佳 DDR SDRAM 内存接口的 DDR 接口 IP Image)

ARM^® DDR 接口 IP 为各种不同的内存子系统提供全面的计时解决方案，包括高速任务关键应用以及低功耗内存子系统。这些可靠的硅验证接口已优化，可在最低的功耗和面积下提供最高的带宽。

ARM IP Download Available

Requires free customer account

为什么选择 DDR？

性能

规格

相关产品

资源

DDR PHY 解决方案提供了基于标准的高速并行接口物理解决方案，以满足 DDR3、DDR2、LPDDR 和 LPDDR2 等关键行业标准。ARM DDR PHY 解决方案针对代工厂和工艺进行了优化，以提供最佳的性能、功耗和面积。

ARM DDR PHY 主要优点

将基于 ARM 的 SoC 的全面内存接口解决方案与 AMBA 系统 IP 相结合
确保实现具有最高的带宽、最低的延迟以及最低的功耗配置，而不会牺牲灵活性
利用成熟的体系结构和经过硅验证的技术，缩短上市时间
由经验丰富的支持团队提供支持，将长期大批量生产的解决方案的风险降至最低。

ARM DDR 内存接口 IP 为从 LPDDR 到 DDR3 的广泛应用提供了全面的解决方案。针对从 100Mbps 到最高 1.6 Gb/s 的数据速率，ARM DDR 接口 IP 为 SoC 提供了最佳功耗/性能解决方案，并确保在各种封装和系统配置下可靠运行。ARM 包含构建 DDR 接口所需的所有模拟和数字块，可降低设计风险并确保在块或系统其余部分之间进行无缝集成。

DDR 接口设计用于处理各种不同的电压、温度、工艺、封装和系统变化，并确保在 SoC 和芯片外内存之间可靠地传输信号。它包含片上补偿电路和电源去耦功能，以提高抗电源噪声的能力和减少信号抖动。

ARM DDR 接口 IP 在低功耗方面也是驾轻就熟，从 SoC 级别一直到各个电路级别，全部采用低功耗运行部署。通过将各种低功耗技术与识别流量的接口相结合，可以大大减少 DDR 接口功耗。

性能

符合 JEDEC 标准（DDR、DDR2、LPDDR、DDR3）
运行速度高达 1.6Gbps
严格偏差规格与最小传播延迟
优化面积以减少芯片尺寸
可靠的 ESD 结构 2000V HBM 和 200V MM

规格

多种标准支持 LPDDR、LPDDR2、DDR2 和 DDR3
IP 之间的无缝互操作性
可调整的压摆率与驱动强度
低延迟及可编程计时
可靠的 ESD，支持全速设计
PVT 补偿和计时校准
速度测试性
低信号抖动以及极佳的噪声抑制

可以在复杂 SoC 设计中使用 ARM DDR PHY 和 I/O 接口 IP，这需要在设计中使用很多类型的 IP。除了 DDR PHY 和 I/O IP 以外，ARM 还提供了各种兼容的处理器到管脚 IP 以开发您的 SoC，包括 ARM 处理器、多媒体、系统和物理 IP。

请访问 DesignStart 以查找适用于您的 SoC 的 ARM IP 解决方案并立即开始设计。

ARM 物理 IP	ARM 处理器 IP	ARM 系统 IP	ARM 多媒体 IP
通用 I/O	Cortex-A9	内存控制器	Mali-400
SerDes PHY	Cortex-A5	系统控制器	Mali-200
专用 I/O	Cortex-R4	外设	Mali-VE6
逻辑	Cortex-M3	调试和跟踪	Mali-VE3
嵌入式内存