Login

AMBAの公開仕様

AMBAの公開仕様 Image (View Larger AMBAの公開仕様 Image)

オンチップ通信の事実上の標準

AMBA®プロトコルは、SoC(System-on-Chip)における機能ブロックの接続と管理のための、オープンスタンダードのオンチップインターコネクト仕様です。多数のコントローラと周辺装置を扱うマルチプロセッサ設計の、失敗のない確実な開発をサポートします。AMBAは、ACE、AXI、AHB、APB、およびATBの仕様を基にSoCモジュールの一般的なバックボーンを定義することによって、設計の再利用を促進します。

AMBA 4はAMBAファミリへ追加された最新の製品で、5つの新しいインタフェース プロトコル(プロセッサ間の完全キャッシュ コヒーレンシ用にACE、I/Oコヒーレンシ用にACE-Lite、性能と電力効率の最大化にAXI4、FPGAでの実装に最適のAXI4-LiteとAXI4-Stream)を追加します。

AMBA 4 AXIおよびACEプロトコル仕様(2013年2月)のIssue Eは、AXIのオーダーリング、ACEキャッシュ動作、およびARMv8 DVMメッセージに新しいオプションのプロパティを追加します。

 


IPの再利用が可能

IPの再利用は、SoC開発のコストと期間を削減するうえで重要な要素です。次のような重要な要件を満たす場合、AMBA仕様はIPの再利用を可能にするインタフェース標準を提供します。

柔軟性

IPの再利用には共通の標準が必要ですが、同時に電力、性能、面積などの要件に基づくSoCの多様性もサポートする必要があります。ACE、AXI、AHB、およびAPBインタフェース プロトコルへの対応により、AMBA 4はあらゆる要件に適応する柔軟性を備えています。

マルチレイヤ

マルチレイヤ アーキテクチャは、AMBA 3のAXIまたはAHBシステムでマスタとスレーブのクロスバー スイッチとして機能します。並列リンクによって、インターコネクトの帯域幅が、周波数を増やさなくてもマスタのピーク帯域幅をサポートできるようになります。

互換性

標準インタフェース仕様によって、さまざまな設計チームやベンダが作成したIPコンポーネント間の互換性を確保できます。AMBA仕様は、記述された仕様として使用できるだけでなく、インタフェース プロトコルを曖昧さがないように定義することでこのレベルの互換性を確保するためのアサーションのセットとしても使用できます。

サポート

AMBA仕様は半導体業界全体に広く採用されているため、AMBAベースのシステム開発をサポートするサードパーティ製のIP製品やツールの総合的な市場が形成されています。AMBAアサーションを利用できることにより、この業界全体の動きを促進しています。


AMBA 4の性能

AXIと呼ばれるAMBA 4インタフェースの最新世代で最高性能のインタフェースは、AXI4、ACE、およびAXIコヒーレンシ拡張機能を含みます。高帯域幅、高クロック周波数のシステム設計を目標としており、ディープ サブミクロンの高速内部接続に特に適した機能を多く備えています。AXIプロトコルの主な機能と特長は、次のとおりです。

キャッシュ コヒーレンシと順序強制のサポート

  • AXI Coherency Extensions(ACE)はプロセッサが他のプロセッサのキャッシュを互いに覗くことを可能にします。
  • ACE-LiteはメディアとI/Oのマスタがプロセッサのキャッシュを覗き、それらとのコヒーレンシを維持することを可能にします。
  • 複数の未処理トランザクションによる処理の滞りを最小限にするためにバリア処理がブロードキャストされます。

スループットを低下させずに簡単にリタイムできるようにすることで、より高いクロック周波数を実現する実装が可能

  • ポイントツーポイント チャネル アーキテクチャ

周波数の異なる多数のクロック ドメイン用に、GALS(Globally-Asynchronous-Locally-Synchronous)手法をサポートしています。

  • 容易なタイミング クロージャを実現するためのレジスタ ステージの追加

深いパイプラインのSDRAMメモリ システムの利点を最大限に活用することで、スループットを増加させる分割チャネル アーキテクチャ。

  • 開始アドレスのみを発行するバースト ベースのトランザクション
  • 複数の未解決アドレスの発行
  • 順序が変更されたトランザクションの完了
  • 個別のアドレス/制御およびデータ フェーズ

<h1>AMBA 4仕様

AMBA 4仕様では、AMBA 3仕様以外に、新たに5つのインタフェース プロトコルが追加されています。

AXIおよびACEプロトコル仕様のIssue Eは2013年2月にリリースされ、AXIオーダーリング、ACEキャッシュ動作、およびARMv8 DVMメッセージに新しいオプションのプロパティを追加します。

ACE

ACE プロトコル、AXIコヒーレンシ拡張機能は、ACEマスタ キャッシュ間でのデータの共有とキャッシュ管理のためのハードウェア制御に新しく3つのチャネルを追加します。ACEは複数のアウトスタンディング トランザクションの順序を強制するためにバリア サポートも追加します。これは、前のトランザクションが完了するのを待ってCPUがストールするのを最低限に抑えます。分散仮想メモリ(DVM)信号は、複数マスタ全体にわたる仮想メモリのマッピングを管理します。

ACE-Lite

ACE-Liteプロトコルは、ACE信号の小規模サブセットであり、マスタでACE-Liteマスタのキャッシュ コヒーレンシが維持されている場合に、I/Oコヒーレンシまたは一方向コヒーレンシを提供します。ACE-Liteマスタは依然としてACEマスタのキャッシュを覗くことができますが、他のマスタはACE-Liteマスタのキャッシュを覗くことができません。ACE-Liteではバリアもサポートされています。

AXI4

AXI4プロトコルは、AXI3を改良して、複数のマスタによって使用される場合の、インターコネクト性能と利用効率を強化したもので、以下が含まれます。

  • 最大256ビートのバースト長のサポート
  • クオリティ オブ サービス シグナル
  • 複数領域インタフェースのサポート

AXI4-Lite

AXI4-LiteプロトコルはAXI4プロトコルのサブセットであり、コンポーネントの単純で小規模な制御レジスタ形式のインタフェースとの通信を目的としています。AXI4-Liteインタフェースの主な機能は以下のとおりです。

AXI4-LiteはAXI4プロトコルのサブセットであり、コンポーネントの単純で小規模な制御レジスタ形式のインタフェースとの通信を目的としています。AXI4-Liteインタフェースの主な機能は以下のとおりです。
  • すべてのトランザクションで、バースト長は1
  • すべてのデータ アクセスは、データ バスの幅と同じサイズ
  • 排他アクセスはサポートしない

AXI4-Stream

AXI4-Streamプロトコルは、シグナル ルーティングを大幅に削減した、マスタからスレーブへの一方向データ転送用に設計されています。主な機能は次のとおりです。

  • 同じ共有ワイヤのセットを使用した、シグナルと複数のデータ ストリームをサポート
  • 同じインターコネクト内で複数のデータ幅をサポート
  • FPGAでの実装に最適
<h1>AMBA 3仕様

AMBA 3仕様は、4つのインタフェース プロトコルのセットを定義しており、それらによってオンチップ データ トラフィックの要件に対応しています。要件としては、データ量の多い処理コンポーネントのための高データ スループット、低帯域幅通信のための低ゲート数および低消費電力、オンチップのテストとデバッグのアクセスなどがあります。インタフェースは次のとおりです。

AMBA 3 AXIインタフェース

AMBA 3 AXIインタフェース仕様は、効果の高いデータ トラフィック スループットをサポートするための特性を提供します。柔軟な相対タイミングを持つ5つの一方向チャネルと、アウト オブ オーダ機能に対応した複数の未解決トランザクションによって、以下の特長を実現しています。

  • パイプライン型インターコネクトによる高速処理
  • 周波数の効率的なブリッジングによる電力管理
  • 同時の読み出しおよび書き込みトランザクション
  • 初期レイテンシの高いペリフェラルの効率的なサポート

AMBA 3 AHBインタフェース

AMBA 3 AHBインタフェース仕様は、AMBA 3 AXIの性能を必要としない単一周波数サブシステムにおいて、単純なペリフェラル間の効率性の高いインターコネクトを実現します。固定パイプライン構造と一方向チャネルによって、AMBA 2 AHB-Lite仕様用に開発されたペリフェラルとの互換性を可能にしています。

AMBA 3 APBインタフェース

AMBA 3 APBインタフェース仕様は、ペリフェラルのコンフィギュレーション レジスタや、低帯域幅のペリフェラルを通じた、データ トラフィックへのアクセスに必要な低帯域幅トランザクションをサポートしています。非常にコンパクトで低消費電力のインタフェースは、このデータ トラフィックを高性能のAMBA 3 AHBおよびAMBA 3 AXIインターコネクトから分離します。AMBA 3 APBインタフェースは、AMBA 2 APBインタフェースとの完全な後方互換性があるため、既存のAPBペリフェラルを使用できます。

AMBA 3 ATBインタフェース

AAMBA 3 ATBインタフェース仕様では、トレース システムでトレース データを扱うための、データに依存しないインタフェースがAMBA仕様に追加されています。トレース コンポーネントとバスは、ペリフェラルおよびインターコネクトと並列に置かれ、デバッグ目的の可視性を提供します。

<h1>AMBA 2仕様

AMBA 2仕様はAMBA 3に置き換えられたため、新しい設計ではAMBA 3を使用してください。既存のAMBA 2ペリフェラルは、AMBA 3ベースのシステムでも使用できます。AMBA 2仕様では、次の2つのインタフェース プロトコルのセットが定義されています。

AMBA 2 AHBインタフェース

AMBA 2 AHBインタフェース仕様は、単一周波数システムにおけるマスタ間の効率性の高いインターコネクトを実現します。このインタフェースには、AMBA 3 AHBインタフェースのすべての機能が含まれますが、構造内のマスタ間のアービトレーションも使用できます。

AMBA 2 APBインタフェース

AMBA 2 APBインタフェース仕様は、ペリフェラルのコンフィギュレーション レジスタや、低帯域幅のペリフェラルを通じた、データ トラフィックへのアクセスに必要な低帯域幅トランザクションをサポートしています。非常にコンパクトで低消費電力のインタフェースは、このデータ トラフィックを高性能のAMBA 2 AHBインターコネクトから分離します。


プロトコル チェッカ

ARMは、AMBA 4プロトコルをチェックするためにSystem Verilog Assertionsを供給します。

Averant SolidPCでは、AMBA AHBプロトコル仕様への準拠を検証するために、定義済みテクノロジ ルールのセットを採用しています。

ARMプロセッサ

 インタフェース

 インターコネクト

 プロセッサ

ACE

CoreLink CCI-400

Cortex™-A15

 AXI

CoreLink NIC-400、NIC-301

  Cortex-ACortex-RARM1156ARM1176

 AHB

CoreLink NIC-400、NIC-301、ADK

 Cortex-MARM1136ARM9


ホワイトペーパー

An Introduction to AMBA 4 ACE

キャッシュコヒーレント プロトコル、VIP、デザインのモデリングと検証- Jasper Design AutomationとARMがACE™プロトコル デリバラブルを改善するために協力

Webinar

An Introduction to AMBA 4 ACE - 'AXI Coherency Extensions'

ダウンロード

AMBAAXI3プロトコル チェッカAXI4プロトコル チェッカ、およびACE、ACE-Liteプロトコル チェッカは、ARMの登録済みのお客様にご利用いただけます。当社のプロトコル チェッカは、SystemVerilog(SVA)で記述されたフルセットのプロトコル アサーションを備えています。

AMBA 3プロトコルおよびAMBA 4プロトコルのIP-XACT 1.4バス定義は、ARMの登録済みのお客様にご利用いただけます。

AMBAの商標のライセンスと使用に関する新しいガイドラインを公開しました。

以下のドキュメントの一覧にあるAMBA AXIプロトコル仕様のバージョン2では、AXI3、AXI4、およびAXI4-Liteが定義されています。

» 
Documentation

Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set