Login

CoreLinkシステムIP用AMBA設計ツール

CoreLinkシステムIP用AMBA設計ツール Image
CoreLinkARMのCoreLink AMBA®設計ツールは、2つの製品で構成されており、RTLのコンフィギュレーション、生成、および回路接続を目的としたAMBA Designer(ADR-301)と、AMBA AXIベースのシステムIPおよびプロセッサの機能の検証と性能の最適化を目的としたVerification & Performance Exploration(VPE-301)です。
 


CoreLink AMBAデザイン ツールは、ARM設計者の技術と検証の専門知識を活用して、システム設計者がARMベースのソリューションを設計および統合するときに、消費電力、パフォーマンス、および実装面積に関する適切な情報に基づいて最適な判断ができるようにします。

AMBAデザイナ(ADR-301

  • 最適なARMシステムIPの生成を容易かつ迅速に
  • 3週間の手動IP連結を3日に短縮

検証および性能調査(VPE-301

  • 2メガ サイクルのMali™200テスト ベンチ シミュレーションを4時間から4分に短縮
  • 従来の機能検証IPと比較して、パフォーマンスが300倍

設計フローにおけるADR-301とVPE-301

下の図は、システム設計者が新規または既存の設計のスプレッドシート解析から始める設計フローを示しています。 設計フローの開発フェーズの下側にいくほど、反復するコストは大きくなります。 設計フローの初期に、ADR-301とVPE-301を組み合わせて使用することで、フローの初期ステージにおいて、より多くの反復を行うことが可能になります。

ADR-301でARMシステムIPコンポーネントが生成されると、VPE-301はそれらの現実的なスティムラスを提供して、設計サイクルの初期段階での直感的な設計作業に伴うリスクを減らします。

 

AMBA設計ツールの公開デモンストレーション

TechCon3での デモ(2009年10月)は、高性能で低消費電力のインターコネクトおよびメモリ コントローラのソリューションの構築にARMが努力してきたことを示しています。 これらの開発は、同じ週に行われたAMBAインターコネクトQoS製品の発表とも関連しています。

デモは、CPUレイテンシ テストにおけるネットワーク インターコネクト デザインのパフォーマンスを詳しく紹介しています。NIC-301によりADR-301の2つのコンフィギュレーションが生成され、相対的なパフォーマンスがVPE-301を使って比較されました。

 


ADR-301とVPE-301AMBAデザイナ(ADR-301

ネットワーク インターコネクトから、DMAコントローラ、メモリ コントローラまで、システムIPのインスタンスの選択、設定、および生成にADR-301を使用できます。

生成後、設計者はADR-301を使用してこれらの各ブロックを接続した、トップレベルのVerilogファイルを生成できます。 さらに、ADR-301の出力には、他のサードパーティ設計フローに統合する場合のために、業界標準のIP-XACTファイルも含まれています。

 

検証および性能調査(VPE-301

生成したブロックまたはサブシステムに、機能とパフォーマンスの調査作業を実行する場合に、VPE-301を使用できます。

VPE-301には、システム パフォーマンスの監視だけでなく、統計的なトラフィック プロファイルのキャプチャ、再現、修正などの独自の機能があります。

 


AMBAデザイナ(ADR-301)

  • ADR-301は、AMBANIC-301ネットワーク インターコネクト製品の全バージョンと共に配布されます。
  • 「インターコネクト コンポーネントの設定と連結のエンジニアリング作業を3週間以上短縮できました」- MID platform development社、プロセッサ部門のエンジニアリング マネージャ、Tim Whitfield氏
  • 「...ADR-301を使用すると、さまざまなマスタとスレーブを簡単に接続できます」- NIC-301のユーザ

検証および性能調査 (VPE-301)

  • VPE-301は、外部製品であったときから、ARMのエンジニアリング部門で広く利用されています。
  • 「VPE-301は、ベンチマークの数値を生きたデータに変えて、スプレッドシート分析と時間のかかるRTLシミュレーションとのギャップを埋めてくれます」 - プロセッサ部門ファブリック マーケティングのシニア テクニカル マーケティング マネージャ、Tim Mace
  • 課題: 「最新のDDR2コントローラのすべてのオプションをテストするには8,000,000回のシミュレーションを実行しなければならず、あまり合理的ではありません。」- プロセッサ部門ファブリック エンジニアリングのテクニカル リード、Mike Campbell氏
  • 課題: 「新しいデザインのキャッシュ サイズを決めたいのと、メモリ コントローラからの転送能力を500 MB/s増やしたいのですが、従来のツールでは答えが簡単には導き出せません」- 北米の半導体メーカのシニア システム設計者

Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set