SoC実装のためのフィジカルIP

電力/パフォーマンス/面積エンベロープの拡張

ARMのフィジカルIPは、SoC設計エンベロープを拡張して、設計者が、SoC設計の機能ブロック中で、特定のパフォーマンス、電力、および面積を満たすように、設計を最適化することが可能です。業界をリードするビジネス モデルと特定のアプリケーションに最適化されたターゲットの組み合わせにより、利用可能なソリューションの幅広いプラットフォームが得られます。

高性能

•  パフォーマンスが重視されるプロセッサおよびSoC設計

高密度

• パフォーマンス、電力、および面積のバランスが図られたプロセッサおよびSoC設計

超高密度/超低電力

• 消費電力とコストが最も低いプロセッサおよびSoC設計

フリー ライブラリ プログラム ― 最大の利益の獲得

• 無償（ファウンドリがスポンサーとなる）IPの場合、エンド ユーザーはライセンス費用またはロイヤルティを支払う必要がない
• 幅広い範囲のフィジカルIPプラットフォームを選択可能
• 単純なクリック スルー ライセンス アグリーメント（登録が必要）
• 世界のプレミアIPアクセス ポータルのDesignStart で今日から設計を開始

ARMは、10年以上前に、ARMフリー ライブラリ プログラムを導入して、フィジカルIPの世界に永久的な変化をもたらしました。このユニークなIPビジネス モデルでは、エンド ユーザー側の費用負担を生じることなく、SoC設計者が、大半のARMフィジカルIPに簡単にアクセスし、十分に活用することができます。

また、ARMでは、パフォーマンス、電力、および面積に最適化されたソリューションを提供して、より広範囲のパフォーマンス エンベロープと特定市場向けアプリケーションの差別化を、SoC設計者が実現できるようにする、従来のライセンス料金モデルに基づいた料金ベースのスタンダード製品も提供しています。

製造に関する選択肢

製造およびロジスティックに関する柔軟性は、SoCソリューションの投資回収率と収益性を最大化するために重要な要素です。この柔軟性は、ARMフィジカルIPによって実現されます。

• ファウンドリおよびプロセスの幅広い選択肢
• 複数のファウンドリにまたがる互換IPソリューション
• SoC生産フィジカルIPの世界的リーダー
• シリコン検証済み、生産実証済み

ファウンドリのサポート

フィジカルIP設計の有効化

ARMフィジカルIP製品は、先進の電子設計自動化（EDA）設計ツールおよびフローを使用して、優れた結果を得られるように設計されています。各製品は、広範で精密なモデルのセットを含み、業界をリードするフォーマットをサポートし、Cadence、Magma、Mentor Graphics、Synopsys各社のツールで検証されています。

EDAデリバラブルのハイライト

• シミュレーション モデル
• タイミング モデル（非リニアおよび電流ソース）
• 先進の電力モデリング（CPFおよびUPFのサポートを含む）
• 信号の整合性およびIRドロップ分析モデル
• DFTモデル
• 配置とルートのアブストラクト
• LVSネットリストおよびGDSIIファイル

ARMでは、最新の設計フローを使用して、ARM IPデリバラブルの統合と最適化を図るために大手EDAパートナーと密接に連携しています。ARMは、各種設計フローおよびメソドロジの開発と検証に関して、パートナー各社と直接的に連携し、レジスタ転送レベル（RTL）からファウンドリ レディのGDSIIまで確実に到達できるようにしています。

コラボレーションの例

• ARMプロセッサ ベースのインプリメンテーション リファレンス メソドロジ（IRM）により、ARMライセンシは、ソフトARMプロセッサをカスタマイズ、実装、検証、およびキャラクタライズできます。Cadence、Magma、およびSynopsysの設計フロー向けのIRMは、シリコンまでの予測可能なルートとカスタム メソドロジ開発の基礎を提供します。   
• 共通プラットフォーム リファレンス フローは、結果の品質と使いやすさを保証する、ARMフィジカルIPに関して検証された包括的かつ柔軟なソリューションです。これらのフローは、タイミング、電力、面積、および信号の整合性に関する統合ソリューションを示します。詳細については、Common Platformにアクセスしてください。