Arm DynamIQテクノロジーをベースにした第1世代Armv9高効率「LITTLE」Cortex CPU
Cortex-A510は高効率のArmv9 CPUで、Cortex-A55と比べて性能が大幅に向上した新しいマイクロアーキテクチャ設計です。Cortex-A510は、big.LITTLE構成ではCortex-X2とCortex-A710との組み合わせが、トータルコンピュート・ソリューションの一部としてはDynamIQ Shared Unit (DSU-110)との組み合わせが可能です。
特長とメリット
Cortex-A510は、前世代の高効率CPU上で最大35%向上した性能を発揮します。
マージコアのマイクロアーキテクチャを使用して、2つのCPUコアをより効率的に複雑なダイナミック性能に結合できます。
モバイル コンピューティング用のArmv9 アーキテクチャ に基づいており、パフォーマンス、電力効率、およびセキュリティのための主要な機能を導入しています。Scalable Vector Extension version two (SVE2)およびメモリタギング拡張機能 (MTE)を導入します。
製品仕様と主なマニュアル
| アーキテクチャ | Armv9-A (ハーバード) | |
| 拡張機能 |
|
|
| ISAのサポート |
|
|
| マイクロアーキテクチャ | パイプライン | インオーダ |
| スーパースカラー | あり | |
| Neon / 浮動小数点ユニット | 搭載 | |
| 暗号化ユニット | オプション | |
| クラスター内の最大CPU数 | 8 | |
| 物理アドレス(PA) |
40ビット | |
| コアアーキテクチャ |
マージコア、コンプレックスあたり最大2コア | |
| メモリシステムと外部インタフェース | L1 Iキャッシュ/Dキャッシュ | 32KBまたは64KB |
| L2キャッシュ | オプション、128KB、192KB、256KB、384KB、512KB | |
| L3キャッシュ | オプション、256KB～16MB | |
| ECCのサポート | あり | |
| バスインタフェース | AMBA AXI5またはCHI.E | |
| ACP | オプション | |
| ペリフェラルポート | オプション | |
| その他 | セキュリティ | TrustZone、セキュアEL2 |
| 割り込み | GICインタフェース、GICv4.1 | |
| 汎用タイマー | Armv9.0-A | |
| PMU | PMUv3 | |
| デバッグ | Armv9.0-A | |
| CoreSight | CoreSightv3 | |
| 組み込み追跡拡張機能 | ETEv1.0 | |
| トレースバッファ拡張機能 | あり |
イノベーションとアイデアが現実になる場所
スマートフォン
最も多くの成果を上げたテクノロジーの1つであるスマートフォンは、世界的なダイナミック・パーソナル・コンピューターであり、没入型体験で40億人以上とつながることができます。Armは、スマートフォン上のあらゆるものを強化するCPUテクノロジーを開発しています。
より多くのオプションと機能を探す
Cortex-A710
Arm DynamIQテクノロジーに基づく第1世代のArmv9ハイパフォーマンスCortex CPUであるCortex-A710は、強化されたマイクロアーキテクチャ機能を通じて、パフォーマンスと効率の融合を提供します。
システムIP
AMBAインタフェースを介して統合されたArmシステムIPにより、システム設計者は、独自のIP要素でさらに差別化を図りながら、高性能で電力効率の高いSoCを構成、構築することができます。