Login

Important information

本网站使用cookie来存储信息在您的计算机上。继续使用我们的网站,您必須同意我们 cookies.

ARM网站使用两款浏览器缓存数据(cookie):(1)缓存数据(cookie)可以使网站按需要完成功能执行 (2)分析性缓存数据(cookie)在用户登录网站时会进行匿名记录和数据分析。如果您不希望应用这些缓存数据(cookie),请通过查阅我们的安全隐私政策获知如何设置禁用缓存数据(cookie)。网站的某些功能会因设置禁用缓存数据(cookie)不能使用。

CoreLink AMBA 设计器

CoreLink AMBA 设计器 Image (View Larger CoreLink AMBA 设计器 Image)
利用 CoreLink™ AMBA 设计器 (ADR-301),可更快地配置和连接 ARM Cortex™ AR 和 M 类处理器、 Mali™ 图形硬件以及 AMBA IP,并可在指定配置参数时应用获得的设计人员知识来降低风险。
 


加快基于 AMBA 协议的设计

AMBA 设计器流程手动配置复杂的 IP 组件并将其拼接起来是一个耗时的过程,该过程在确保接口参数(如交叉写入和接受深度、总线宽度、ID 宽度等)兼容性时更复杂。

ADR-301 工具为配置和集成系统 IP 和其他 ARM IP 提供了一个共同的前端。此方法的主要优点包含使用智能配置工具进行快速无误配置,以及通过使用 IP-XACT 接口标准建立端口连接以进行更正。

ADR-301 输出为轻松集成到第三方设计和实现工具配置了 Verilog RTL 以及行业标准 IP-XACT 说明。在生成组件后,还可将其添加到 ADR-301 组件库中,以最大程度提高重用程度。此外,还支持以分层方式将多个组件拼接起来。

 

提供一组全面的功能

主要功能 优点 
应用设计器知识的系统 IP 配置引擎快速配置 ARM AMBA 组件。自动检查非最佳的手动独占配置选项将始终会生成“有效”配置  
GUI 拖放集成环境快速汇编配置的 AMBA 组件
行业标准 IP-XACT 1.2 和 1.4 支持

允许用户创建 IP 库,从而最大程度地提高现有配置的重用程度。支持汇编和“拼接”ARM 组件以及导出分层组件,以生成/拼接基于 IP-XACT 的顶层 Verilog。 

 

ADR-301 生成的输出

对于 IP 配置引擎

  • 一组人工可读、充分注解的优化 Verilog RTL 模块
  • 测试台环境,能够演示配置的 RTL 模块的“现成测试”
  • IP-XACT 文件,显示配置的组件实例

注意:尽管 ADR-301 随附了所有配置引擎,但系统 IP 仍独立于 ADR-301 进行单独授权,并且在安装 IP 期间需要执行简单的链接步骤,以便生成 RTL

 

对于 IP-XACT 拼接

  • 顶层 Verilog 文件
  • .VC 文件,包含所有 Verilog 模块参考
  • IP-XACT 文件,可用于启动下一级分层的拼接过程

 

 


功能摘要

  • 为 AMBA IP 提供配置引擎,该引擎可应用设计器知识来自动检查非最佳的手动独占配置选项
     
  • GUI 拖放集成环境,允许快速装配配置的 PrimeCell 组件和第三方导入组件
     
  • 适用于导入组件和总线定义的行业标准 IP-XACT 1.2 和 1.4 支持,以便生成/拼接基于 IP-XACT 的顶层 Verilog
     
  • 支持分析顶层 Verilog 模块和生成 IP-XACT 1.2 组件定义,具体方法是根据总线定义自动识别总线信号并对其分组,也可以根据需要手动替换此结果。

优点摘要

  • 快速配置 ARM 的 AMBA 组件
     
  • 快速汇编配置的 ARM Cortex AR 和 M 系列处理器、Mali 图形硬件以及 AMBA IP 组件
  • 允许用户创建 IP 库,从而尽可能提高现有配置的重用程度

 

主要 ADR-301 组件

ADR-301 套件由画布和配置程序组成。

画布是一个图形应用程序,可用于创建新系统和修改现有系统。系统由叶组件或其他子系统组成。您可以使用显示组件、其端口和端口之间的连接的图形表示形式来创建和操控系统。下面的 ADR-301 画布图分为 3 个互相链接的主要区域:

  1. 画布的主绘图区域,您可在其中拖放组件库窗口中的组件,连接其端口。可在此处将设计拼接起来,以生成顶层 Verilog 和 IP-XACT 输出
  2. 左下方是配置程序和分层窗口。本例显示了分层选项卡,通过使用它快速识别数据块和信号并“放大”所选项,用户可更轻松地导航大型设计。我们将在下面的段落中介绍配置程序窗口 
  3. 用户组件库窗口,其中包含一个预配置的组件实例库,这些组件实例既可由配置程序生成,也可通过 Verilog 或 IP-XACT 说明导入。在该窗口中,可将组件拖放到主绘图区域进行装配/拼接。

拼接 Osprey 子系统(双 A9 内核)

 
上图中的配置程序选项卡可提供一个 AMBA 组件列表,可在生成 RTL 之前对这些组件进行配置。有关提供的 AMBA 组件的完整列表,请参见该页上的相关产品选项卡。下图显示了 AMBA 网络互连 NIC-301 的配置程序窗口。此处的配置程序显示了网络互连配置中的详细拓扑,并对每个数据宽度使用了颜色编码。另请注意,为便于阅读,该图已突出显示所选主接口的可用访问路径。  此配置程序提供的其他视图包括体系结构和地址映射视图。不过,每个配置程序均有其自己的布局,具体取决于配置的系统 IP 的复杂性。

 

编辑 NIC-301 r2 拓扑
 

综上所述,一旦从任何给定配置程序执行 RTL 生成选项,便可将组件拼接起来,并使其互连,以便为基于 AMBA 互联的系统生成顶层 RTL 模块。
 

注意:在滚动更新的基础上,ADR-301 会随附所有支持的配置程序,如果未显示最新购买的构造系统 IP 的配置程序,则可能需要更新 ADR-301 安装。另请注意,RTL 生成步骤仅适用于通过 ARM 许可、下载和安装的各系统 IP。在任何情况下,均可从 https://connect.arm.com 下载 ADR-301 和系统 IP。请注意,您需要具备黄金级连接访问许可才能下载 ADR-301 或任何其他系统 IP。


ADR-301 还与以下 ARM 系统 IP 产品兼容:

部件号产品名称类别

PL301

NIC-301 

AXI 网络互连

PL330

DMA-330 

AXI DMA 控制器

PL340

DMC-340

AXI 动态内存控制器 (DDR)

PL341

DMC-341 

AXI 动态内存控制器 (DDR2)

PL342

DMC-342

AXI 动态内存控制器 (LPDDR2)

PL351

DMC-351 

静态内存控制器

PL352

DMC-352 

静态内存控制器

PL353

DMC-353 

静态内存控制器

PL354

DMC-354 

静态内存控制器

PL390

GIC-390

AXI 通用中断控制器

PL230

DMA-230

AHB DMA 控制器

BP010

BP010

AMBA AHB 开发工具包(AHB 总线矩阵组件)

PL310

L2C-310

2 级高速缓存控制器

PL380

TZC-380

TrustZone™ 地址空间控制器

ADR-301 可用于在其 GUI 环境中配置和拼接以上组件。由于 ADR-301 在拼接时可导入 IP-XACT 文件,因此还可导入第三方组件,但仅限于 RTL 拼接时。

注意:BP010 是一个开发工具包,其中包含许多离散组件。只能使用 ADR-301 配置 AHB 总线矩阵组件

验证 AMBA 互连的性能

在显示 NIC-301 组件后,便可实例化其各个 AXI 接口上的 VPE-301 组件,以便检测性能。有关详细信息,请参见本节的 VPE-301 产品


» 
Latest Forum Posts

Maximise