用于 SoC 实现的物理 IP

扩展能耗/性能/面积限制

ARM 物理 IP 扩展了 SoC 设计限制，以使设计人员能够优化其设计以满足任何 SoC 设计功能块中的特定性能、能耗和面积要求。行业领先的商业模式再加上针对特定应用优化的目标，可提供一个广泛的可用解决方案平台。

高性能

• 性能关键的处理器和 SoC 设计

高密度

• 折衷考虑性能、能耗、面积的处理器和 SoC 设计

超高密度/超低能耗

• 最低能耗和成本的处理器和 SoC 设计

免费库计划 - 最大限度提高您的利润

• 免费（代工厂赞助）IP 不需要最终用户支付许可费用或版税
• 提供了种类繁多的物理 IP 平台
• 只需通过单击即可查看许可协议（需要注册）
• 立即在世界领先的 IP 访问门户上开始进行设计 - DesignStart

十几年前，ARM 通过推出 ARM 免费库计划，为物理 IP 行业带来根本性的变革。通过使用这种独特的 IP 商业模式，SoC 设计人员可以快速获取并充分利用绝大多数 ARM 物理 IP，最终用户不需要支付任何费用。

ARM 还依照传统许可费用模式提供了付费标准产品，以提供针对性能、功耗和面积优化的解决方案，从而使 SoC 设计人员可以进一步扩大性能限制，并针对特定市场应用提供更大的差别化服务。

制造选择

制造和后勤灵活性是确保 SoC 解决方案获得最大投资回报和收益率的重要组成部分，ARM 物理 IP 提供了这种所需的灵活性。

• 最广泛的代工厂和工艺选择
• 与多个代工厂兼容的 IP 解决方案
• 世界领先的 SoC 生产物理 IP
• 硅验证和生产验证

代工厂支持

物理 IP 设计实现

ARM 物理 IP 产品旨在使用领先的电子设计自动化 (EDA) 设计工具和流程获得极佳的结果。将为每种产品提供一组广泛而准确的模型以支持业界领先的格式，并使用 Cadence、Magma、Mentor Graphics 和 Synopsys 提供的工具进行验证。

EDA 产品重要功能

• 仿真模型
• 计时模型（非线性和当前来源）
• 高级能耗建模（包括 CPF 和 UPF 支持）
• 信号完整性和 IR 下降分析模型
• DFT 模型
• 布局和布线摘要
• LVS 网表和 GDSII 文件

ARM 与领先的 EDA 合作伙伴密切合作，以便将 ARM IP 产品与最先进的设计流程进行集成和优化。ARM 直接与每个合作伙伴合作以开发和验证各种设计流程和方法，从而成功实现从寄存器传输级别 (RTL) 到代工就绪 GDSII 过渡的过程。

合作示例

• 通过使用基于 ARM 处理器的实现参考方法 (iRM)，授权厂商可以定制、实现、验证和描述软 ARM 处理器。Cadence、Magma 和 Synopsys 设计流程的这些 iRM 可以按可预测的路线开发硅产品，并将其作为自定义方法开发的基础。
• Common Platform 参考流程是使用 ARM 物理 IP 验证的全面且灵活的解决方案，可确保结果质量和简便易用性。这些流程重点说明了计时、能耗、面积和信号完整性的集成解决方案。有关详细信息，请访问 Common Platform。