Login

big.LITTLE処理

big.LITTLE処理 Image
ARM big.LITTLE™処理は、高性能のARM CPUが、より低電力で優れたパフォーマンスを発揮するための結合型のプロセッサ サブシステムで、現在最高のエネルギー節約テクノロジです。big.LITTLEでは、ソフトウェア ワークロードが、パフォーマンスの要求に基づいて動的かつ迅速に最適なCPUに移行されます。このソフトウェアの負荷分散は非常に高速であり、ユーザにとっては完全にシームレスで行われます。各タスクにとって最適なプロセッサを選択することによって、big.LITTLEは、高性能コアのピーク パフォーマンスを実現したままで、プロセッサのエネルギー消費量をワークロードの軽いタスクやバックグラウンド タスクでは70%、中程度の負荷の動作では50%まで低減できます。

詳細については、以下の項目またはThink big.LITTLEマイクロサイトをご覧ください。

 

 


背景

最新のスマートフォンおよびタブレットで必要とされるパフォーマンスは、半導体プロセスの進歩による電力節約機能やバッテリーの性能向上を凌駕する速度で増加しています。同時に、ユーザはほぼ同一のフォーム ファクタでより長いバッテリ寿命を求めています。この矛盾した需要には、プロセス テクノロジおよび従来の電力管理技術によって実現可能とされるレベルを超えた革新的なモバイルSoC設計の技術が必要です。

スマートフォンとタブレットの利用パターンは動的です。ゲーム、Webブラウジングなどの高負荷タスクの期間と、比較的長期にわたるテキスト作成、電子メール、オーディオなどの低負荷タスクの期間が交互に発生します。

 

電力効率とバッテリ寿命を保持および延長しながら、モバイル プラットフォームで劇的な速度でのパフォーマンスの向上を維持するには、革新的な電力節約技術が必要です。

big.LITTLE処理

ARM big.LITTLE処理は、適切なジョブに対して適切なプロセッサのビジョンを提供するように設計されています。最新のbig.LITTLEシステム実装である「big」ARM Cortex™-A15プロセッサを「LITTLE」Cortex™-A7プロセッサと組み合わせると、低負荷と中程度の負荷の両方のタスクを最も効率的な方法で遂行するシステムを作成できます。たとえば、Cortex-A15プロセッサのパフォーマンスは負荷が高いワークロードに利用でき、Cortex-A7はこれをも引き継ぐかたちで大部分のスマートフォン ワークロードを最も効率的に処理できます。これには、オペレーティング システム動作、ユーザインタフェースなどの常に起動し、接続し続けるタスクが含まれます。

CoreLink™ CCI-400コヒーレント インターコネクトでCortex-A15プロセッサとCortex-A7プロセッサを密接に結合することによって、big.LITTLEを用いたさまざまな動作モデルをサポートできる十分な柔軟性が備わり、タスクの処理要件に合わせて調整できます。

big.LITTLEの重要な原則は、プロセッサのアーキテクチャが同一であることです。Cortex-A15とCortex-A7は両方とも、仮想化および大規模な物理アドレスの拡張機能を含む完全なARMv7Aアーキテクチャに準拠しています。その結果、Cortex-A15とCortex-A7のパフォーマンスは異なっても、双方ですべての命令が同じアーキテクチャ上で一貫した処理を実行します。Cortex-A15とCortex-A7の実装できる機能の定義も同様です。2つのプロセッサは1つから4つまでのコアを備えるように構成することが可能で、処理クラスタの内部にてレベル2のキャッシュを統合できます。さらに、各プロセッサはCoreLink CCI-400などのコヒーレント インターコネクトとの結合が可能なAMBA® 4コヒーレント インタフェースを実装します。

今後の実装

同様に、ARMv8アーキテクチャ ベースのCortex-A53プロセッサとCortex-A57プロセッサはbig.LITTLEコンフィギュレーションでの実装も可能です。この場合、プロセッサは、同一のシリコン ダイで最大16のコアをサポートする高性能の複数コア ソリューションを可能にするCoreLink CCN-504コヒーレント インターコネクトによって接続されます。

実際のパフォーマンス メトリック 

Webブラウジングなどの中程度の負荷のワークロードの場合は50%のエネルギー節約、mp3オーディオの再生などのバックグラウンド ワークロードの場合は最大70%のエネルギーが節約されることが測定されています。これらの測定値で、それぞれ完全なDVFS電力管理およびコア アイドル ポリシーの下で、big.LITTLEシステムの平均電力消費量をbigプロセッサを1つ搭載したシステムの電力消費量と比較します。

当初、これらの結果はテスト シリコンで測定されましたが、最近はさまざまなワークロードにおいてパートナーのシリコンで再現されています。big.LITTLEを利用するためのソフトウェアの変更は、通常はOSカーネル スケジューラで実行され、該当のOSで実行されているアプリケーションからは見えません。   

 


ハードウェア要件

ソフトウェアでは意識されず、機会を見計らって的確なサイズのコアに高速で実行を移行できるbig.LITTLE処理の場合、組み合わされるbigプロセッサとLITTLEプロセッサはアーテキテクチャの点で完全に互換性がなければなりません。これらは同じ命令を実行し、仮想化、大規模な物理的アドレス設定などの同一の拡張機能をサポートする必要があります。 

このような組み合わせの1つ目は、Cortex-A15プロセッサとCortex-A7プロセッサです。この場合、CPUのbigクラスタとLITTLE CPUクラスタにはそれぞれに1個から3個のCPUが格納され、big.LITTLEの合計8個のコア設計、それぞれのプロセッサの種類を2個ずつ使用した小型クワッド コア設計、4個のLITTLEコアと2個のbigコアのような非対称の設計が可能になります。



Big.LITTLEシステムの図

Cortex-A15およびCortex-A7プロセッサはすでにパートナー様への出荷は完了し、リードパートナー様ではすでにbig.LITTLE対応シリコンの生産を行っております。2つ目のbig.LITTLEの組み合わせは、Cortex-A15プロセッサとCortex-A7プロセッサの後継であるCortex-A57プロセッサとCortex-A53プロセッサです。2012年に発表されたこれらのコアは、2013年の半ばにはARMの主要ライセンシが利用できるようになり、ARM CoreLink™ CCI-400やその他のキャッシュ コヒーレント インターコネクトとも同様に組み合わせることができるようになります。これらのプロセッサは、先行プロセッサと同等の電力効率を保ちながらパフォーマンスを向上させ、ARMv7の最新バージョンの仮想化および大規模なアドレス指定能力の機能による32ビットARMv7アーキテクチャとの下位互換性に加え、ARMv8アーキテクチャによる64ビット サポートが導入されています。 

今後発表されるARMコアでも、big.LITTLEプロセッサSoCでこの最初の4つのプロセッサと組み合わせることができるようにする予定です。

 

 


ソフトウェア

ソフトウェアは該当コアへの実行スレッドの割り当てを制御します。あるいは、一部のソフトウェア バージョンでは、計測される負荷に基づいて単純にプロセッサのコンテキスト全体を高負荷な場合はbig、低負荷ならLITTLEに移動します。以下に示すように、CPUの選択決定の処理には2つのソフトウェア アプローチがあります。ソフトウェアが必要に応じて実行をLITTLEからbigへ、bigからLITTLEへ迅速に移動できるようにするには、両方のソフトウェア アプローチでキャッシュ コヒーレンスが必要になります。キャッシュ コヒーレンスを使用すると、特定のCPUクラスタがその他のCPUクラスタのキャッシュ内を検索することが可能となり、big.LITTLEソフトウェアを高速でかつ透過的にするには、その2つのクラスタ間のハードウェア キャッシュ コヒーレンス全体が重要になります。キャッシュ コヒーレンスは、ARM CCI-400キャッシュ コヒーレント インターコネクトまたはAMBA4 ACEプロトコルに従う任意のプロトコルによって提供されます。              

big.LITTLE SoCでは、OSカーネルは「big」CPUと「LITTLE」CPU間でのタスクの移動を動的かつシームレスに行います。実際には、これは、携帯電話SoCで現在幅広く利用されているオペレーティング システム消費電力管理ソフトウェアの拡張機能です。  

大部分のOSカーネルでは既に対称型マルチコア プロセシング(SMP)をサポートしており、これらの技術を手早く拡張し、big.LITTLEシステムをサポートすることができます。big.LITTLEソフトウェア スケジューリングには、2つの主要なバリエーションがあります。

big.LITTLE CPUマイグレーション 
CPUマイグレーションで、CPUのワークロード全体を移行する場合、OSがある程度のパフォーマンスが必要であることを検出すると、異なるCPUに移動することになります。これは、SMPシステムでCPUをウェイクアップしたりスリープ状態にするOSの一般的な技術に基づいています。この主要な拡張機能は、CPUが最大周波数で実行されているにもかかわらず、さらなるパフォーマンスの要求がなされた場合に、ワークロードを「より大きな」CPUに移動する必要があることがほぼ検出されるということです。ワークロードが減少すれば「より小さな」CPUに戻すことができます。  

このCPUマイグレーション ソフトウェアは、現在、Linaroから入手でき、複数のARMパートナーによって積極的に開発されています。 

big.LITTLE MP 
タスク マイグレーション(big.LITTLE MPとも呼ばれます)は高負荷タスクを検出し、「big」CPUに対してタスクのスケジュール設定を行います。同様に、低強度タスクを検出して「LITTLE」コアに戻します。 

CPUマイグレーションに対してタスク マイグレーションの利点は、処理要求が非常に高い場合にシステムが同時にすべてのCPUの恩恵を受けられる点です。たとえば「big」2つと「LITTLE」2つのシステムでは、要求がピークに達しているときには全部で4つのCPUを使用できます。これがCPUマイグレーションの場合には実際に使用できるのは2つのCPUのみとなります。   

 


関連テクノロジ

CoreLinkキャッシュ コヒーレント インターコネクト(CCI-400)

ARM CoreLink™ CCI-400キャッシュ コヒーレント インターコネクトは、big.LITTLEを有効にするARM Cortex-A15プロセッサやCortex-A7プロセッサなどのマルチコアCPUの2つのクラスタ間のフル キャッシュ コヒーレンシを可能にします。

CoreLink CCI-400は、他のプロセッサ キャッシュにアクセスするためにシステムの各プロセッサを有効にすることで、ネットワーキングと高性能を要求されるアプリケーション領域に必要なものとして、ヘテロジニアス マルチコアおよびマルチクラスタCPU/GPUシステムでシステム コヒーレンシを提供します。これにより、オフチップ メモリにアクセスする必要性が減少し、処理時間とエネルギーが節約されます。ARM big.LITTLE™に基づくシステムではこれが重要な役割を果たします。

CoreLinkキャッシュ コヒーレント ネットワーク(CCN-504)

ARM CoreLink CCN-504キャッシュ コヒーレント ネットワークは、スケーリングが可能な16個までのプロセッサ コアを提供し、システム アーキテクトにサーバやネットワーク インフラなどのエンタープライズ アプリケーションの最適なソリューションを与えます。

CoreLink CCN-504は、使用可能なシステム帯域幅を最高1テラビット/秒まで提供できます。設計者は、ARM Cortex-A15 MPCoreプロセッサと64ビット サポート付きの最新のARM Cortex-A50シリーズ プロセッサを使って、「複数コア」のエンタープライズ ソリューション構築のための高性能のキャッシュ コヒーレント インターコネクトを提供することが可能になります。

ARM Development Studio 5 (DS-5)

ARM Development Studio 5 (DS-5™)ツールチェインは、ARMプロセッサ専用のソフトウェア開発ツールのスイートで、世界トップ レベルの機能をbig.LITTLEパフォーマンス解析やデバッグにまで拡張しています。   

DS-5™ツールチェインは、エンジニアによるARMアプリケーション プロセッサ用の堅牢で高度に最適化されたエンベデッド ソフトウェアの開発を可能にし、クラス最高のARM C/C++コンパイラ、強力なLinux/Android™/RTOS対応デバッガ、ARM Streamline™のシステム全体のパフォーマンス アナライザ、リアルタイム システム モデル シミュレータなどのツールから構成されています。

ARM Fast Model  

ARM Fast Modelは、通常よく使用されている構成のテンプレートに加えて、ARM big.LITTLE処理ベースのシステムの仮想プラットフォームを構築するために必要なモデルを提供します。メモリ マップや割り込みマップなどの項目のモデル コンテンツや構成のカスタマイズ、SystemC/TLM環境にプラットフォームをエクスポートする機能などがサポートされています。

Fast modelは、Cortex-A15およびCortex-A7プロセッサとCoreLink CCI-400で使用できます。

  


Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set