什么是 Arm NoC S3?
NoC S3 是新一代非一致 Arm 片上网络 (NoC) 互连,旨在满足日益复杂的异构系统级芯片 (SoC) 的需求。它可在 SoC 组件之间提供高带宽、低延迟和低功耗的连接,并具有灵活的拓扑结构,可扩展到各种 SoC 设计和成本点。
它已与 Armv9-A 处理器一同进行了优化,并支持最新的 AMBA 接口,可为各种 SoC 设计提供理想的 SoC 背板。
与最新 Armv9-A CPU 一同设计和验证,可实现优异的系统兼容性和性能。
NoC S3 支持多种拓扑结构,适合从基础设施解决方案到智能手机和物联网设备的各种用例。
作为产品的一部分,通过配套的工具解决方案,快速进行 NoC 设计和实现。自动物理感知 NoC 设计,内置优化功能,能够以理想的 PPA 实现设计目标。
NoC S3 提供了新特性,可提高性能、降低功耗、缩小面积并提高带宽。
NoC S3 采用新的可编程地址映射,提升设计灵活性。
NoC S3 支持机密领域管理扩展 (RME),以在 Neoverse 平台中实现机密计算,同时还支持新的内存保护机制和 RAS(可靠性、可用性、可维护性)功能。
NoC S3 规范
NoC S3 是一种高带宽、低延迟、低功耗的互连技术,专为各种基于 Arm 架构的 SoC 而设计。它支持最多 255 个网络接口、灵活的拓扑配置及最新的 AMBA 协议,包括 AXI5、ACE5-Lite 和 AXI-Stream,非常适合具备 AI 功能的移动设备、基础设施和物联网部署。
内置优化功能,加速 NoC 设计
缩短设计周期,加快产品上市
利用充分优化了 PPA 的拓扑结构实现设计目标
直观的 NoC 规范和设计工作流
主要功能
基于 API 的工具可实现超高速执行,满足灵活性和定制性需求。利用基于 API 构建的 GUI 应用程序,可视化呈现平面图和 NoC 布局,以提高用户工作效率。
具备物理感知能力的 GUI 会考虑遮挡区域、器件和不可布线区域,以简化布局和布线及时序收敛。因此可减少路由拥塞,并将 NoC 置于 SoC 内,以帮助实现时序收敛。集成的布局引擎可自动优化裕量和插入流水线,有助于实现时序收敛。
NoC-SE 综合引擎可根据输入的总体规格信息,自动生成 NoC 拓扑结构。通过嵌入式成本模型和基于 ML 的面积预测,优化单元面积和布线,有助于在拓扑创建过程中实现性能和成本之间的平衡。
采用基于用例的流量规范,可减少设计更大规模 NoC 所需的工作量。
先进的队头 (HoL) 阻塞与死锁规避机制,加之在拓扑生成过程中高效利用虚拟通道,有助于满足复杂异构设计的性能需求。通过性能模型,更早提供性能反馈。
针对各种 SoC 应用进行优化
探索相关的互连解决方案

Arm SI L1
探索 SI L1 互连如何作为 Arm Lumex CSS 平台的一部分,为高性能智能手机和 LSC SoC 实现可扩展的一致性。针对智能手机和大屏计算 (LSC) 设计进行了优化,可为 AI 就绪型系统提供低延迟、低功耗的互连解决方案。

Neoverse CMN S3
了解 Neoverse CMN S3 如何为基础设施级计算提供高带宽、一致的互连,针对数据中心到边缘侧的云、5G 和 AI 工作负载进行优化。

网络互连 (NIC) 系列
了解 NIC-400 和 NIC-450 如何提供低延迟、基于交叉开关的 AMBA 互连;非常适合对成本敏感的 SoC,此类 SoC 需要可配置的 AXI、AHB 和 APB 连接,同时要求占用面积小且功耗开销低。
最新新闻和资源
- 新闻和博客