採用 Arm DynamIQ 技術的第一代 Armv9 高效率「LITTLE」Cortex CPU
為多種消費性裝置提供擴充性
採用全新微架構設計的 Cortex-A510 是一種高效率的 Armv9 CPU，與 Cortex-A55 相比，在效能方面有相當大的提升。Cortex-A510 可以在 big.LITTLE 配置中以動態共享單元 (DynamIQ Shared Unit, DSU-110) 搭配 Cortex-X2 和 Cortex-A710 使用，做為全面運算解決方案的一部分。
特色與效益
顯著提升效能
比起上一代高效率 CPU，Cortex-A510 的效能最高可提升 35%。
創新微架構升級
使用合併核心微架構，兩個 CPU 核心可以組合成一個複合體，以更高的效率提高動態效能。
Armv9 在行動運算方面的特色
將Armv9 架構用於行動運算，導入效能、功耗效率及安全性的關鍵特色：可擴展的向量延伸指令集第2版 (Scalable Vector Extension version two, SVE2) 及記憶體標籤擴充 (Memory Tagging Extension, MTE)。
產品規格及關鍵文件
| Architecture | Armv9-A (Harvard) | |
| Extensions |
|
|
| ISA support |
|
|
| Microarchitecture | Pipeline | In-order |
| Superscalar | Yes | |
| Neon / Floating Point Unit | Included | |
| Cryptography unit | Optional | |
| Max number of CPUs in cluster | Eight (8) | |
| Physical addressing (PA) |
40-bit | |
| Core architecture |
Merged-core, up to 2 cores per complex | |
| Memory system and external interfaces | L1 I-Cache / D-Cache | 32KB or 64KB |
| L2 Cache | Optional, 128KB, 192KB, 256KB, 384KB, 512KB | |
| L3 Cache | Optional, 256KB to 16MB | |
| ECC support | Yes | |
| Bus interfaces | AMBA AXI5 or CHI.E | |
| ACP | Optional | |
| Peripheral port | Optional | |
| Other | Security | TrustZone, Secure EL2 |
| Interrupts | GIC interface, GICv4.1 | |
| Generic timer | Armv9.0-A | |
| PMU | PMUv3 | |
| Debug | Armv9.0-A | |
| CoreSight | CoreSightv3 | |
| Embedded Trace Extension | ETEv1.0 | |
| Trace Buffer Extension | Yes |
架構與技術