曾获大奖的高能效数字信号控制
Cortex-M4 提供了无可比拟的功能,以将 32 位控制与领先的数字信号处理技术集成来满足需要很高能效级别的市场。

易于使用的技术
Cortex-M4 通过一个出色的软件工具生态体系和 Cortex 微控制器软件接口标准 (CMSIS) 使信号处理算法开发变得十分容易。
(View Larger Cortex-M4 处理器 Image)高效的信号处理功能与 Cortex-M 处理器系列的低功耗、低成本和易于使用的优点的组合,旨在满足专门面向电动机控制、汽车、电源管理、嵌入式音频和工业自动化市场的新兴类别的灵活解决方案。
Cortex-M4 提供了无可比拟的功能,以将 32 位控制与领先的数字信号处理技术集成来满足需要很高能效级别的市场。

Cortex-M4 通过一个出色的软件工具生态体系和 Cortex 微控制器软件接口标准 (CMSIS) 使信号处理算法开发变得十分容易。
ARM Cortex-M4 功能 | |
|---|---|
| ISA 支持 | |
| DSP 扩展 | 单周期 16、32 位 MAC 单周期双 16 位 MAC 8、16 位 SIMD 运算 硬件除法(2-12 个周期) |
| 浮点单元 | 单精度浮点单元 符合 IEEE 754 |
| 管道 | 3 阶段 + 分支预测 |
| 性能效率 | 2.19 CoreMark/MHz - 1.25 DMIPS/MHz |
| 内存保护 | 带有子区域和后台区域的可选 8 区域 MPU |
| 中断 | 不可屏蔽的中断 (NMI) + 1 到 240 个物理中断 |
| 中断优先级 | 8 到 256 个优先级 |
| 唤醒中断控制器 | 最多 240 个唤醒中断 |
| 睡眠模式 | 集成的 WFI 和 WFE 指令和“退出时睡眠”功能。 睡眠和深度睡眠信号。 随 ARM 电源管理工具包提供的可选保留模式 |
| 位操作 | 集成的指令和位段 |
| 调试 | 可选 JTAG 和串行线调试端口。最多 8 个断点和 4 个检测点。 |
| 跟踪 | 可选指令跟踪 (ETM)、数据跟踪 (DWT) 和测量跟踪 (ITM) |
| ARM Cortex-M4 实现数据* | |||
|---|---|---|---|
180ULL (7 轨,通常为 1.8v,25C) | 90LP (7 轨,通常为 1.2v,25C) | 40G (9 轨,通常为 0.9v,25C) | |
| 动态功耗 | 157 µW/MHz | 33 µW/MHz | 8 µW/MHz |
| 平面规划面积 | 0.56 mm2 | 0.17 mm2 | 0.04 mm2 |
Cortex-M4 处理器具有大量高效的信号处理功能,可满足数字信号控制市场的需要。Cortex-M4 处理器采用扩展单周期乘法累加 (MAC) 指令、优化的 SIMD 算术、饱和算术指令以及一个可选的单精度浮点单元 (FPU)。这些功能以表现 ARM Cortex-M 系列处理器特征的创新技术为基础。
| 硬件架构 | 单周期 16、32 位 MAC |
|---|---|
|
|
单周期 SIMD 运算 | 单周期双 16 位 MAC |
|
|
浮点单元 | 其他 |
|
|
每个 Cortex-M 系列处理器都具有特定优点,它们全部采用基本技术,这些技术使得 Cortex-M 处理器适用于广泛的嵌入式应用程序。
RISC 处理器内核
|
|
低功耗模式
| 嵌套矢量中断控制器 (NVIC)
|
工具和 RTOS 支持
|
|
ARM Cortex 微控制器软件接口标准 (CMSIS) 是 Cortex-M 处理器系列的与供应商无关的硬件抽象层。CMSIS 可为接口外设、实时操作系统和中间件实现一致且简单的处理器软件接口,简化了软件的重用。CMSIS 缩短了新型微控制器开发人员的学习过程,从而缩短新产品上市时间。
NVIC 是 Cortex-M 处理器不可或缺的部分,它为处理器提供了卓越的中断处理能力。
Cortex-M 处理器使用一个矢量表,其中包含要为特定中断处理程序执行的函数的地址。接受中断时,处理器会从该矢量表中提取地址。
为减少门数和提高系统灵活性,Cortex-M 处理器采用基于堆栈的异常模型。一旦发生异常,Cortex-M 处理器就会将关键通用寄存器压入堆栈。完成入栈和指令提取后,将执行中断服务例程或故障处理程序,然后自动还原寄存器以使中断的程序恢复正常执行。这种方法无需编写针对基于 C 语言的传统中断服务例程而执行堆栈操作所需的汇编指令,从而大大方便了应用程序的开发。NVIC 支持多个中断的嵌套(入栈),通过设置较高优先级来允许某一中断的优先执行。
Cortex-M 系列处理器的中断响应是从发出中断信号到执行中断服务例程的周期数。它包括:
这些任务在硬件中执行,并且包含在为 Cortex-M 处理器报出的中断响应周期时间中。在其他许多架构中,这些任务必须在软件的中断处理程序中执行,从而引起延迟并使得过程十分复杂。

在背对背中断的情况下,传统系统会重复完整的状态保存和还原周期两次,从而导致更高的延迟。Cortex-M 处理器通过在 NVIC 硬件中实现 tail-chaining 技术来简化正在响应的中断和等待的中断之间的切换。在与软件实现相比更少的周期内,处理器状态会在进入中断时自动保存,并在退出中断时恢复。这样就会显著提高低频系统的性能。

如果在为上一个中断执行堆栈推送期间较高优先级的中断迟到,NVIC 会立即提取新的矢量地址来为挂起的中断提供服务,如上所示。Cortex-M NVIC 对这些可能性提供具有确定性的响应并支持迟到和抢占。

同样,如果异常到达,NVIC 将放弃堆栈弹出并立即为新的中断提供服务,如上所示。通过抢占并切换到第二个中断而不完成状态还原和保存,NVIC 以具有确定性的方式实现了缩短延迟。
系统 IP 组件对于在芯片上构建复杂的系统至关重要,通过利用系统 IP 组件,开发人员可以显著缩短开发和验证周期,从而节省成本并缩短产品的上市时间。
| 说明 | AMBA 总线 | 系统 IP 组件 |
|---|---|---|
| AMBA 设计工具包 (ADK) | AHB | ADK |
| AMBA DMA 控制器 | AHB |
物理 IP | |
|---|---|
| ARM® 物理 IP 平台提供工艺优化的 IP,以进行 Cortex-M4 处理器的同类最佳实现。 | |
| 标准单元逻辑库 | ARM 标准单元库在多种不同的架构中可用,支持一个适用于所有设计类型的、十分广泛的性能范围。设计人员可以选择不同的库,并针对速度、功耗和/或面积优化其设计 |
| 内存编译器和寄存器 | 丰富的经过芯片验证的 SRAM、寄存器文件和 ROM 内存编译器,适用于从关键性能应用到成本敏感型和低功率应用的各种设计 |
| 接口库 | 为符合不断变化的系统架构和标准而设计的一系列硅验证接口 IP。通用 I/O、专用 I/O、高速 DDR 和串行接口已经过优化,可通过较少的引脚数提供较高的数据吞吐量性能。 |
所有 ARM 处理器均受 ARM Development Studio 5 (DS-5™) 工具套件以及各种第三方工具、操作系统和 EDA 供应商的支持。ARM DS-5 软件开发工具独一无二,能够提供的解决方案充分利用完整 ARM 技术组合的优势。
微控制器开发工具详细信息可从 Keil 网站获得。
本部分介绍有关 ARM Cortex-M 处理器和相关技术的有用文档、白皮书和教程。
有关包括开发工具、软件、板卡和设备数据库、CMSIS 和 mBed 在内的详细信息,请访问 ARM 嵌入式微型站点
| ARM Cortex-M0 权威指南 编程和实现全新 ARM Cortex-M0 处理器的综合性指南 | ![]() |
| ARM Cortex-M3 权威指南 编程和实现全新 ARM Cortex-M3 处理器的综合性指南 | |