Login

Cortex-A5 处理器

 
Cortex-A5 处理器 Image (View Larger Cortex-A5 处理器 Image)
ARM Cortex™-A5 处理器是体积最小、能效最高、成本最低的应用处理器,能够向最广泛的设备提供 Internet 访问:从低成本的入门级智能手机、特色手机和智能移动终端到应用广泛的嵌入式、消费类和工业设备。

 

 

 

 


概述

Cortex-A5 处理器可为现有的 ARM926EJ-S™ 和 ARM1176JZ-S™ 处理器设计提供高价值的迁移途径。它可实现比 ARM1176JZ-S 更好的性能,比 ARM926EJ-S 更好的功效和能效,以及 100% 的 Cortex-A 兼容性。

这些处理器可为能耗和成本敏感的应用提供高端功能,包括:

  • 多重处理功能,可以获得可伸缩、高能效性能
  • 用于媒体和信号处理的可选浮点NEON™ 单元
  • Cortex-A8Cortex-A9Classic ARM 处理器的完全应用兼容性
  • 高性能内存系统,包括 cache 和内存管理单元

应用

Cortex-A5 是为以下应用领域而设计的:需要在极低功耗情况下为高级操作系统进行虚拟内存管理。

产品类型 应用
手机 入门级智能手机特色手机移动支付、音频    
家庭/消费 数字电视DVD
嵌入式/工业 MPU智能仪表

面积和能效

体积最小、功耗最低的应用型处理器,可带来完整 Internet 体验

行业领先的能效是指 Cortex-A5 可以每单位能量完成更多的工作,这意味着可以延长移动设备的电池寿命,减少散热。Cortex-A5 是最小的 Cortex-A 处理器。

小尺寸:

  • 降低制造成本
  • 允许更多低成本集成
  • 减少泄漏

兼容性

Cortex-A5 处理器在指令以及功能方面与更高性能的 Cortex-A8、Cortex-A9 和 Cortex-A15 处理器完全兼容,直到操作系统级别都是如此。Cortex-A5 处理器还保持与 Classic ARM 处理器(包括 ARM926EJ-S、ARM1176JZ-S 和 ARM7TDMI®)的向后应用兼容性。


+
ARM Cortex-A5 性能、功耗和面积
TSMC 40LP TSMC 40G
工艺类型/额定电压 低泄漏,1.1V 性能,1.0V
性能或频率优化 频率 频率
频率 530~600 MHz(所有 RVt)
700MHz + 使用 LVt
>1GHz
面积(不带 RAM/cache) 0.27mm² 0.27mm²
面积(带 16K/16K cache) 0.53mm² 0.53mm²
面积(带 16K/16K cache + NEON 0.68mm² 0.68mm²
动态功耗 0.12 mW/MHz <0.08mW/MHz
能效 13 DMIPS/mW >20 DMIPS/mW

内核面积、频率范围和功耗主要取决于工艺、库和优化情况。

上面引述的数字说明了使用通用工艺技术、ARM 标准单元库RAM 的综合内核的性能。

ARM 高性能 SC12 逻辑库和性能 RAM

频率优化
85% 使用率
慢硅/Vdd-10% (1.0V)/125C 情况下的频率
10% OCV 和 50ps 时钟偏差
标准硅/Vdd (1.1V)/25C 情况下的功耗
所有额定电压晶体管


Cortex-A5
架构 ARMv7-A Cortex
Dhrystone 性能 每个内核 1.57 DMIPS/MHz
多核 1-4 个内核
还提供单核版本
ISA 支持
内存管理 ARMv7 内存管理单元
调试和 trace CoreSight™ DK-A5

Cortex-A5 主要功能
Thumb-2 技术 可为传统 ARM 代码提供最高性能,对于存储指令占用的内存,最多可节省 30% 的空间
TrustZone® 技术 确保安全应用的可靠实现,适合从数字版权管理到电子支付等应用。获得技术和行业合作伙伴的广泛支持。
NEON 媒体处理引擎 (MPE) 可选 Cortex-A5 NEON 可提供 Cortex-A5 浮点单元的性能和功能以及 ARM NEON 高级 SIMD 指令集实现,以便进一步提高媒体和信号处理功能的速度
MPE 可扩展 Cortex-A5 浮点单元 (FPU),以提供一个附加寄存器集,在 8 位、16 位和 32 位整型以及 32 位浮点数据类型的基础上支持一组丰富的 SIMD 操作。
浮点单元 (FPU) 可选 Cortex-A5 FPU 是 ARM 矢量浮点 v4 架构的实现,具有 16 个双精度寄存器 (VFPv4-D16)。该单元提供浮点计算功能,符合 ANSI/IEEE 标准 754-1985、二进制浮点运算的 IEEE 标准 (IEEE 754)。
FPU 支持 VFPv4 架构中的所有数据处理指令和数据类型,完全支持单精度和双精度加法、减法、乘法、除法、乘积累加和平方根运算。它还提供定点和浮点数据格式之间的转换以及浮点常数指令。
可配置 L1 cache 可在 4-64K. 范围内单独配置功耗优化的 L1 指令和数据 cache。提供了 ARM SRAM 的优化实例。
高性能 AXI 总线 Cortex-A5 实现支持多个未决事务的 64 位统一 AXI 总线,具有超过 ARM1176JZ-S 的 3 倍内存带宽。

先进的多核技术
侦测控制单元 (SCU) SCU 是 ARM 多核技术的中央智能单元,负责管理互连、仲裁、通信、cache 之间的传输和系统内存传输、cache 一致性以及支持所有多核技术的处理器的其他功能。
Cortex-A5 MPCore 处理器也向其他系统加速器和非缓存 DMA 驱动的主外设公开这些功能,以便通过共享对处理器 cache 层次结构的访问来提高性能并降低系统范围内的功耗。这一系统一致性还可降低在各个操作系统驱动程序中维持软件一致性所涉及的软件复杂性。
加速器一致性端口 (ACP) SCU 上的这个 AMBA® 3 AXI™ 兼容辅助接口为各种系统主接口提供了一个互连点,而出于总体系统性能、功耗或软件简化的原因,这些主接口最好直接连接到 Cortex-A5 MPCore 处理器。
该接口可用作标准的 AMBA 3 AXI 辅助接口,它支持所有标准读写事务,而对连接的组件没有任何其他一致性要求。不过,针对一致的内存区域的任何读事务都会与 SCU 交互,以测试所需信息是否已存储在处理器的 L1 cache 内。如果存储在其中,则会将其直接返回到请求组件。如果未存储在 L1 cache 中,则在最后转发到主内存之前还有机会存储在 L2 cache 中。
对于针对任何一致的内存区域的写事务,在将写入数据转发到内存系统之前,SCU 会强制其保持一致性。此外,此事务还可分配到 L2 cache,从而消除直接写入对芯片外内存产生的功耗和性能影响。
通用中断控制器 (GIC) 实现最近标准化的、基于架构的 ARM 中断控制器后,GIC 提供了一种强大且灵活的方式,用来进行处理器间通信以及路由系统中断和确定其优先次序。在软件控制下,最多支持 224 次独立中断,每次中断均可在 CPU 之间分布,经过硬件确定优先级,然后在操作系统和 TrueZone 软件管理层之间路由。借助半虚拟化管理器,此路由灵活性以及支持虚拟化操作系统中断这一特性赋予了增强解决方案功能所需的其中一个主要功能。

Cortex-A5 处理器通常与许多其他 IP 块集成,是许多下一代设备的核心。

系统 IP

系统 IP 组件对于在芯片上构建复杂的系统至关重要,通过利用系统 IP 组件,开发人员可以显著缩短开发和验证周期,从而节省成本并缩短产品的上市时间。

说明 AMBA 总线 系统 IP 组件
高级 AMBA 3 互连 IP AXI NIC-400、PL301
DMA 控制器 AXI DMA-330、PL330
2 级 cache 控制器 AXI L2C-310、PL310
动态内存控制器 AXI DMC-340、PL340
DDR2 动态内存控制器 AXI DMC-342
静态内存控制器 AXI SMC-35x、PL35x
TrustZone 地址空间控制器 AXI PL380
CoreSight™ Design Kit ATB CDK-11

媒体处理器
Mali™ 系列产品组合可提供完整的图形栈以满足所有嵌入式图形要求,从而使设备制造商和内容开发商能够为范围广泛的消费类设备提供最高质量的尖端图形解决方案。
Mali-200 GPU

高性能图形处理器,可提供高级二维和三维加速;支持 OpenGL ES 2.0

Mali-300 GPU 高性能图形处理器,可提供高级二维和三维加速;支持 OpenGL ES 2.0;经过成本优化的 Mali-400 GPU 版本,限于单一着色处理器和 8kB L2 cache
Mali-55GPU Mali-55 GPU 是世界上最小的 OpenGL ES 1.1 兼容 GPU,它使用基于 Mali 拼贴的渲染架构,可最大限度地提高显示图形图像时的能源利用率,同时减少对系统的带宽需求。

物理 IP
ARM® 物理 IP 平台可提供工艺上得到优化的 IP,从而能够在采用 28nm 及以下工艺时获得同类最佳的 Cortex-A5 处理器实现。
标准单元逻辑库 ARM 标准单元库适用于各种不同的架构,可支持所有类型的 SoC 设计的较宽性能范围。设计人员可以选择不同的库,并针对速度、功耗和/或面积优化其设计
内存编译器和寄存器 各种不同的经过硅验证的 SRAMRegister FileROM 内存编译器,它们适用于所有类型的 SoC 设计,包括性能关键应用以及成本敏感和低功耗应用。
接口库 为符合不断变化的系统架构和标准而设计的一系列硅验证接口 IP。通用 I/O专用 I/O、高速 DDR串行接口经过优化,可以通过低针数实现高数据吞吐量性能。

工具支持

ARM Development Studio 5 (DS-5™) 工具套件以及各种第三方工具、操作系统和 EDA 供应商均支持所有 ARM 处理器。ARM DS-5 软件开发工具独一无二,能够提供的解决方案充分利用完整 ARM 技术组合的优势。


Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set