Login

CoreLink CCI-400キャッシュ コヒーレント インターコネクト

CoreLink CCI-400キャッシュ コヒーレント インターコネクト Image (View Larger CoreLink CCI-400キャッシュ コヒーレント インターコネクト Image)
システム統合の著しい成長により、オンチップ通信はシステム パフォーマンスの最重要課題になりました。ARM® CoreLink™CCI-400キャッシュ コヒーレント インターコネクトは、マルチコア構成のCPU等の2つの異なったクラスタ間でのフル キャッシュ コヒーレンシ(big.LITTLEで実装するARM Cortex™-A15、Cortex™-A7、およびCortex-A50シリーズ プロセッサなど)、Mali™-T604 GPU、(モデムやUSBのような)I/Oマスタなどのデバイス用のI/Oコヒーレンシを実現します。ARMはこれまでに、Samsung、LSI、HiSilicon、STEricsson、富士通、LGを含む18以上のライセンシに対して、CCI-400製品のライセンスを供与しました。

CCI-400には、AMBA® 4 ACE™、およびACE-Lite™プロトコル(PDFダウンロード - 登録/ログインが必要)が実装されています。

 


CoreLink CCI-400キャッシュ コヒーレント インターコネクト

CoreLink CCI-400は、プロセッサとダイナミック メモリ コントローラ(CoreLink DMC-400)間をインタフェースする高性能で電力効率に優れたインターコネクト ファミリです。AMBA® 4 ACE™システム全体のハードウェア コヒーレンシと仮想メモリ管理を実装する最初の製品です。

ハードウェア コヒーレンシとは

コヒーレンシによってスケーリングが可能になります。最先端のSoC設計では、より多くのプロセッサ(プロセッサ コア、アクセラレータ エンジン(マルチメディア、GPUを含む)が必要となり共有データ量も増えました。複数のプロセッサが投入されることによってシステム性能と電力効率は改善しますが、この共有データを誰もが同じビューで確実に参照できるように管理する必要があります。

共有データの管理には次の3つの方法があります。

  • キャッシュを無効にする:すべての共有メモリが外部からDDRに書き込まれます。これは最も簡単なソリューションですが、外部アクセスとレイテンシの点で不利になります。
  • コヒーレンシをソフトウェアで管理:プロセッサ キャッシュに保存されるすべてのデータを、アクセラレータやその他のハードウェアに渡す前に一掃し、外部メモリにフラッシュする必要があります。この方法では、CPUリソースが必要で、CPUソフトウェアでキャッシュ データを積極的に管理しなければなりません。
  • コヒーレンシをハードウェアで管理:システムのインターコネクトにより、システム内でのすべての共有データの一貫性が確保され、外部メモリ アクセスを減らし、ソフトウェアでキャッシュを管理する必要がなくなります。これにより、CPUは有効な処理が行える、または低消費電力モードに移行できるため、性能と電力効率が向上します。

プロセッサ サポートおよびbig.LITTLE

CCI-400を使用すると、2つのAMBA 4 ACEプロセッサ クラスタ(ARMCortex-A15Cortex-A7Cortex-A57およびCortex-A53)間のハードウェアによるコヒーレンシ管理が可能になり、最大8段階のシステム性能のスケーリングが可能になります。CoreLink CCI-400によるハードウェア コヒーレンシはARM big.LITTLE 処理の基本的一部です。これは、プロセッサとアプリケーションに高性能の'big'と高効率の'LITTLE'プロセッサ クラスタ間を動的に移動するための機能を提供します。

ハードウェアI/OコヒーレンシおよびシステムMMU

AMBA 4 ACE-Lite™プロトコルを実装する、最大3つのアクセラレータ エンジンについても、I/Oコヒーレンシ(または一方向コヒーレンシ)がサポートされています。これには、グラフィックス プロセッサ(ARM Mali™-T600シリーズなど)またはインタフェース コントローラ(USB、イーサネット、WiFiなど)が含まれます。

CoreLink CCI-400のメリットはコヒーレンシに留まりません。CCI-400では、システムMMU(CoreLink MMU-400またはMMU-500など)との低レイテンシ接続を含む仮想化拡張機能もサポートされており、これにより、ハードウェア デバイスの仮想化が可能になります。この仮想化機能によって、同じハードウェアで複数のOSを動作させることができます。これは、限りある物理メモリを効率よく共有するための方法です。

 


高帯域幅、低レイテンシのCCI-400

CoreLink CCI-400キャッシュ コヒーレント インターコネクトは、Cortex-A15プロセッサの周波数の半分で動作するように設計されており、メイン メモリへの高性能、低レイテンシ接続が可能になります。

すべてのインタフェースでは、数十ギガバイト/秒データ幅までシステムをスケーリングできるように128ビット幅データがサポートされており、マルチメディアに要求される高解像度と最先端高性能ネットワーキング インタフェースを実現します。

CCI-400は、レイテンシを最小限に抑えてレイテンシの影響を受けやすいプロセッサの性能を最大限に高めるように設計されています。

低消費電力設計により、必要に応じて低帯域幅に合わせたインターコネクトを設定できるほか、低周波数ターゲット向けにレイテンシを低くすることができます。

詳細については、ARMまでお問い合わせください。


ACE™ インタフェース

プロセッサ クラスタ(クワッドCortex™-A15、Cortex™-A7、Cortex™-A50シリーズMPCore™プロセッサなど)の2x ACEインタフェース。
ACE-Lite™インタフェース ハードウェア アクセラレータ、メディア プロセッサ(Mali™-T604、Mali™-T658など)の接続、およびCoreLink NIC-400によるマスタ拡大のための3x ACE-Liteスレーブ インタフェース。
システムおよびDMCインタフェース 最大2xダイナミック メモリ コントローラ(CoreLink DMC-400など)および1xシステム接続ポートをCoreLink NIC-400を通じて接続するための3x ACE-Liteマスタ インタフェース
128ビット データ幅 すべての読み出しおよび書き込みデータ チャネルは128ビット幅で固定
AXIのサポート AXI4デバイスとの下位互換性
メモリマップ  40ビット アドレス空間までコンフィギュラブル、2つのメモリ コントローラ間のインターリーブのサポートを含む。
コヒーレンシ ACEマスタの完全キャッシュ コヒーレンシ、ACE-LiteマスタのI/Oコヒーレンシ
バリア インターコネクト内で処理するか、ダウンストリームのACE-Liteデバイスに伝播
QoS トラフィック管理用のQoSメカニズムを一体化。NIC-400およびDMC-400を含む互換IPとの連動が最適化されており、QoS仮想化ネットワークによるエンドツーエンドのクオリティ オブ サービスが実現。
分散仮想メモリ(DVM) 接続プロセッサおよびシステムMMU(CoreLink MMU-400)へのDVM信号の伝達をサポート。
コンフィギュラブル パラメータ(トランザクションおよびパイプライン ステージの数など)定義のインターコネクトがコンフィギュラブルなので、達成したい性能や面積に合わせた設計ができます。
低消費電力 クロック ゲーティングの統合により、アイドル状況またはアイドルに近い状況では完全クロック ツリーをオフにできます。

詳細については、CoreLink CCI-400テクニカル リファレンス マニュアルをご参照頂くかもしくは、弊社セールスまでお問い合わせください。


 インターコネクト  関連製品  利点
 CoreLink CCI-400

Cortex-A15

Cortex-A7

Cortex-A57

Cortex-A53

 ACEインタフェースによるクラスタ間の完全キャッシュ コヒーレンシ
 Mali-T604  ACE-LiteポートによるACEマスタとのI/Oコヒーレンシ
 CoreLink DMC-400  エンドツーエンド クオリティ オブ サービス
 CoreLink NIC-400  エンドツーエンド クオリティ オブ サービス
 CoreLink MMU-400  DVM信号によるシステム全体のメモリ管理

 
» 
Powered 15506
Go Left
Go Right

Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set