Login

重要なお知らせ

このサイトはcookieを利用して、コンピュータに情報を保存しています。続けるには、同意が必要です。 cookie.

ARMのWebサイトでは2種類のcookieを利用しています:(1)サイトの機能を有効にし、要求に対して素早く反応できるようにするもの。(2)分析のためのcookieで、当サイト利用時に限り匿名でWeb訪問者をトラックするもの。cookieの利用に同意されない場合は、弊社のプライバシーポリシーをご確認いただき、cookieを無効にする方法を選択できます。cookieを無効にすると、サイトのいくつかの機能が使用できなくなりますのでご注意ください

AMBA 4 ACEのCoreLink CCI-400キャッシュ コヒーレント インターコネクト

AMBA 4 ACEのCoreLink CCI-400キャッシュ コヒーレント インターコネクト Image (View Larger AMBA 4 ACEのCoreLink CCI-400キャッシュ コヒーレント インターコネクト Image)
システム統合の著しい成長により、オンチップ通信はシステム パフォーマンスの最重要課題になりました。 CoreLink™ CCI-400キャッシュ コヒーレント インターコネクトは、マルチコア構成のCPU等の2つの異なったクラスタ間での完全なキャッシュコヒーレンシ(big.LITTLE構成のCortex™-A15やCortex™-A7等)、Mali™-T604 GPU、(モデムやUSBのような)I/Oマスタなどのデバイス用のI/Oコヒーレンシが実現します。 ARMはこれまでに、LSI、HiSilicon、STEricsson、富士通、LGを含む10以上のライセンシに対して、CCI-400製品のライセンスを供与しました。

CCI-400には、AMBA® 4 ACE™、およびACE-Lite™プロトコル(PDFダウンロード - 登録/ログインが必要)が実装されています。

 


CoreLink CCI-400キャッシュ コヒーレント インターコネクト

CCI-400は、プロセッサとダイナミック メモリ コントローラ(CoreLink DMC-400など)の間をインタフェースする高性能で電力効率に優れたインターコネクト ファミリです。 CCI-400は、システム コヒーレンシを実現し、仮想メモリ管理およびバリアを提供するAMBA® 4 ACE™が実装された最初の製品です。

コヒーレンシによってスケーリングが可能になります。 最先端のSoC設計では、より多くのプロセッサ(プロセッサ コア、アクセラレータ エンジン(マルチメディアを含む)、GPU)が必要となり共有データ量も増えていきます。複数のプロセッサが投入されることによってシステム性能と電力効率は改善しますが、プロセッサ間の共有データを管理する必要が出てきます。

共有データの管理には次の3つの方法があります。

  • すべての共有メモリのキャッシュを無効にします。 これは最も簡単なソリューションですが、外部メモリーへのアクセスよって生じるレイテンシの点で不利になります。
  • コヒーレンシをソフトウェアで管理: プロセッサ キャッシュに保存されるすべてのデータを、アクセラレータやその他のハードウェアに渡す前に一掃し、外部メモリにフラッシュする必要があります。 この方法では、CPUソフトウェアでキャッシュ データを積極的に管理しなければなりません。
  • コヒーレンシをハードウェアで管理: システムのインターコネクトにより、システム内でのすべての共有データの一貫性が確保され、外部メモリ アクセスを減らし、ソフトウェアでキャッシュを管理する必要がなくなります。 これにより、性能と電力効率が向上します。

CCI-400を使用すると、2つのAMBA 4 ACEプロセッサ クラスタ(Cortex-A15、Cortex-A7など)間のハードウェアによるコヒーレンシ管理が可能になり、最大8段階のシステム性能のスケーリングとbig.LITTLE処理のサポートが可能になります。

AMBA 4 ACE-Liteプロトコルを実装する、最大3つのアクセラレータ エンジンについても、I/Oコヒーレンシ(または一方向コヒーレンシ)がサポートされています。

CCI-400のメリットはコヒーレンシに留まりません。CCI-400では、システムMMU(CoreLink MMU-400など)との低レイテンシ接続を含む仮想化拡張機能もサポートされており、これにより、ハードウェア デバイスの仮想化が可能になります。この仮想化機能によって、同じハードウェアで複数のOSを動作させることができます。これは、限りある物理メモリを効率よく共有するための方法です。

また、CCI-400では、トランザクションの順序を強制的に指定するためのバリアをサポートしており、プロセッサで多くのアウトスタンディング トランザクションが発生しても、CPUストールによって先行のトランザクションの完了まで待たなければならない状態を緩和させることができます。


高帯域幅、低レイテンシのCCI-400

CoreLink CCI-400キャッシュ コヒーレント インターコネクトは、Cortex-A15プロセッサの周波数の半分で動作するように設計されており、メイン メモリへの高性能、低レイテンシ接続が可能になります。

すべてのインタフェースでは、数十ギガバイト/秒データ幅までシステムをスケーリングできるように128ビット幅データがサポートされており、マルチメディアに要求される高解像度と最先端高性能ネットワーキング インタフェースを実現します。

CCI-400は、レイテンシを最小限に抑えてレイテンシの影響を受けやすいプロセッサの性能を最大限に高めるように設計されています。

低消費電力設計により、必要に応じて低帯域幅に合わせたインターコネクトを設定できるほか、低周波数ターゲット向けにレイテンシを低くすることができます。

詳細については、ARMまでお問い合わせください。


ACEインタフェース

プロセッサ クラスタ(クワッドCortex™-A15やCortex™-A7 MPCore™プロセッサなど)の2x ACEインタフェース。
ACE-Liteインタフェースハードウェア アクセラレータ、メディア プロセッサ(Mali™-T604、Mali™-T658など)の接続、およびCoreLink NIC-400によるマスタ拡大のための3x ACE-Liteスレーブ インタフェース。
システムおよびDMCインタフェース最大2xダイナミック メモリ コントローラ(CoreLink DMC-400など)および1xシステム接続ポートをCoreLink NIC-400を通じて接続するための3x ACE-Liteマスタ インタフェース
128ビット データ幅すべての読み出しおよび書き込みデータ チャネルは128ビット幅で固定
AXIのサポートAXI4デバイスとの下位互換性
メモリマップ 40ビット アドレス空間まで設定可能、2つのメモリ コントローラ間のインターリーブのサポートを含む。
コヒーレンシACEマスタの完全キャッシュ コヒーレンシ、ACE-LiteマスタのI/Oコヒーレンシ
バリアインターコネクト内で処理するか、ダウンストリームのACE-Liteデバイスに伝播
QoSトラフィック管理用のQoSメカニズムを一体化。NIC-400およびDMC-400を含む互換IPとの連動が最適化されており、エンドツーエンドのクオリティ オブ サービスが実現。
分散仮想メモリ(DVM)接続プロセッサおよびシステムMMU(CoreLink MMU-400)へのDVM信号の伝達をサポート。
設定可能パラメータ(トランザクションおよびパイプライン ステージの数など)定義のインターコネクトが設定可能なので、達成したい性能や面積に合わせた設計ができます。
低消費電力クロック ゲーティングの統合により、アイドル状況またはアイドルに近い状況では完全クロック ツリーをオフにできます。

 

詳細については、テクニカル リファレンス マニュアル(弊社セールスまでお問い合わせください)を参照してください。


 インターコネクト 関連製品 利点
 CoreLink CCI-400
 
 
 
 
 Cortex-A15 ACEインタフェースによるクラスタ間の完全キャッシュ コヒーレンシ
 Mali-T604 ACE-LiteポートによるACEマスタとのI/Oコヒーレンシ
 CoreLink DMC-400 エンドツーエンド クオリティ オブ サービス
 CoreLink NIC-400 エンドツーエンド クオリティ オブ サービス
 CoreLink MMU-400 DVM信号によるシステム全体のメモリ管理

» 
Latest Forum Posts
 
» 
Powered 15506
Go Left
Go Right

Maximise