Arm IPを詳細に評価

Cycle Modelsは、RTLから直接コンパイルされた、Arm IPの100%サイクル精度モデルです。 Cycle Modelsを使うと、シリコンが利用できるようになる前でも、ユーザーは安心してArm IPを選択および構成でき、設計に関する意思決定や、システム性能の最適化、ベアメタルソフトウェアや低レベルのファームウェアの開発を行うことができます。

Cycle Modelsを評価する

特長とメリット

優れたIPパフォーマンス・リファレンス

NIC、CCI、CCN、CMNのインターコネクトを含む、CortexプロセッサーおよびシステムIPの100%サイクル精度を持つモデルです。 ハードウェアに取りかかる前に、アイデアを検証できます。 インターコネクトの複雑な動作を分析し、設計の選択肢を迅速に検討して、ハードウェアとソフトウェアのトレードオフの影響を見極めます。

ソフトウェアレベルの迅速なデバッグ

Cycle Modelsのインストルメント化により、ソフトウェアワークロードやトラフィックベースの要因の場合でも、Arm IPの詳細なデバッグと分析をすばやく行うことができます。 SoC設計者、システム設計者、パフォーマンスエンジニア、プログラマは、Armデバッガーの統合とキャッシュコヒーレントなメモリビューをすべて利用できます。

ソフトウェアとハードウェアの統合分析

ソフトウェアチームは、コードの表示、ブレークポイントの設定、レジスタおよびメモリの検証ができます。 ハードウェアチームは、システム全体の信号、ダンプ波形、命令トレースを検証できます。  すべてのユーザーが、インストルメント化されたアーキテクチャおよびマイクロアーキテクチャ・レジスターに加え、パフォーマンス・モニタリング・ユニットからも、有益な情報を迅速に入手できます。

豊富な機能

設計リスクの低減

実際のソフトウェアを実行するハードウェア実装を検証しながら、システムのデバッグと、ハードウェアとソフトウェアの変更の実装を迅速に行い、リスクを軽減します。物理的なハードウェアプロトタイプが利用できないというソフトウェア開発上の大きなボトルネックを解消できます。

柔軟性と拡張性

ArmのIP Exchange Webポータルから随時入手できるCycle Modelsでは、検証済みのIPコンフィギュレーション・オプションを利用できます(有効な組み合わせのみ選択できます)。 Arm SoC Designer、SystemC、Synopsis Platform Architect MCOで使用し、サイクル精度の仮想プロトタイプを再構成、構築、拡張することができます。

使いやすさ抜群のGUI

ルールチェックがビルトインされているため、SystemCモデルや、Cycle Model Studioでコンパイルしたサイクル精度のモデル、主要なRTLシミュレータを使ったVerilogとVHDLの協調シミュレーションなど、幅広いモデルやフォーマットにわたり、SoCの初回での成功に必要な精度、パフォーマンス、柔軟性を確保できます。

適用例

シリコンが利用できるようになるより前に、Arm IPの評価、システムパフォーマンスの最適化、低レベルコードの検証ができるため、SoCを有利に開発できます。

エキスパートに聞く

ArmのCycle ModelsがどのようにSoC開発を加速化するかご説明します。

お問い合わせ
関連製品・サービス

その他のArm開発ツールおよびソフトウェア

Fast Model

Fast Modelは、ターゲットハードウェア上でのソフトウェアの実行をシミュレートできるArm IPの柔軟な精度モデルで、プロファイリング、デバッグ、トレースなどのシミュレーションを完全に制御できます。

Cycle Model Studio

Cycle Model Studioでは、以前のプロジェクトやサードパーティの既存のIPからカスタムのCycle Modelsを生成し、精度が高く完全な仮想プロトタイプの作成を大きく前進させることができます。

Cycle Performance Analysis Kit

CPAKは、ソフトウェアを含む完全な仮想SoCプロトタイプです。システムIPのCycle Modelsと接続された100%サイクル精度テクノロジーモデルで構成されているため、即座に起動し実行することができます。

Arm Development Studio

Armベースのあらゆるシステムに対応したエンド・トゥ・エンドのソフトウェア開発環境で、Armコンパイラ、デバッガー、IDE、パフォーマンス分析ツール、モデル、ミドルウェアが含まれます。