本文件向应用程序员介绍了实施ARMv7-A架构部分的处理器，包括Cortex-A8、Cortex-A9、Cortex-A5、Cortex-A7和Cortex-A15处理器，是对技术参考手册、ARM架构参考手册ARMv7-A和ARMv7-R版等其他资料的补充。对拥有桌面电脑或x86后台的程序员来说，本资料可为他们向ARM处理器世界迈出第一步提供理想的指导。程序员应掌握C语言编程和一些微处理器架构的知识，但不要求具有ARM处理器专业背景。
本手册描述了Cortex-A系列、Cortex-R系列和Qualcomm Scorpion等ARMv7（A&R部分）兼容处理器的指令集、内存模型和程序员模型。手册还描述了ARM11处理器的ARMv6架构发布，以及Thumb-2和TrustZone安全拓展。本手册仅提供PDF格式，面向ARM注册用户开放。
刚开始接触ARM模型的开发人员可能很难找到系统级行为的信息。这是因为这些信息分布在架构参考手册、处理器技术参考手册和设备文档中。本文划分了这些规范级别的界限，确定了应从何处寻找信息。
本文描述了ARM通用中断控制器（GIC）架构，适用于在从简单的单处理器应用到复杂的多处理器系统的ARM兼容应用范围内对GIC进行设计、实施或编程的人员。本规范的读者应具有一些ARM产品经验，但不要求具有GIC经验。
本手册的内容包含Cortex-A9处理器的一般信息，包括为处理器编程、系统控制、内存管理单元和性能管理单元的功能描述和信息。
Cortex-A9 MPCore包括一到四个Cortex-A9处理器、一个侦测控制单元（SCU）和其他外设。本手册为实施Cortex-A9系统设计的硬件和软件工程师编写。手册描述了Cortex-A9 MPCore的外部功能，提供信息以供设计人员将处理器集成到目标系统。
本手册为希望设计或开发基于Cortex-A8处理器的产品的硬件和软件工程师提供信息。手册包括程序员模型、系统控制处理器、程序流程预测、内存管理单元、调试和交叉触发接口等几个章节。
本手册为实施Cortex-A5系统设计的硬件和软件工程师编写。手册提供信息以供设计人员将处理器集成到目标系统，包括功能描述、程序员模型和内存管理单元等几个章节。
本手册针对Cortex-A5 MPCore处理器编写。一个Cortex-A5 MPCore包括一到四个Cortex-A5处理器。本手册为实施Cortex-A5 MPCore系统设计的硬件和软件工程师编写，提供信息以供其将MPCore处理器集成到目标系统。
Cortex-R4F处理器是包含可选浮点单元（FPU）扩展的Cortex-R4处理器。本手册适用于对采用Cortex-R4和Cortex-R4F处理器的系统级芯片（SoC）进行设计或编程的系统设计人员、系统集成人员和程序员。
本文描述了应用二进制接口（ABI）采用的ARM架构程序调用标准。
本文对编译器进行了概述，介绍了使用NEON矢量[A1] 编译器、编译器编码实践和编译器诊断信息等方面的内容。
本文对链接器进行了概述，介绍了armlink支持的链接模型、图像结构与生成以及使用分散加载文件等方面的内容。
本文概述了ARM架构版本，介绍了嵌入式软件开发和解决处理器异常问题的信息。
本文介绍了如何从调试器入门、配置并连接到目标以及控制执行方面的内容。
本文介绍了ARM架构现有的硬件同步原语，并举例说明系统级程序员如何使用。本文包括软件同步、独占访问和实际应用等章节。
本文描述了利用GNU和ARM RealView®编译工具生成NEON代码的不同方法。包括软件考虑因素、本征和自动矢量化等章节。
