为何选择 CoreLink 动态内存控制器?
动态内存接口是 SoC 中的关键控制点之一,它可对系统性能产生至关重要的影响。为确保该接口的高效实现,选择一个结核考虑片上 AMBA 互连和片外 DRAM 内存协议而精细设计的解决方案是非常重要的。
在设计基于 AMBA 系统的内存控制器方面,ARM 有着很长的历史。通过与 CPU 和媒体处理器团队以及 ARM 合作伙伴网络紧密合作,目前的产品线已包括第三代控制器。
开发的 DMC-34X 和 PL24X 控制器系列提供与网络互连解决方案的最佳兼容性,以实现 Cortex-A、Cortex-R 和 Mali 处理器所需的性能。
验证和基准测试
了解内存控制器在系统中的性能与功能对控制器的规范制定和开发来说至关重要。系统级验证和基准测试性能可确保所提供的产品完全合格,并与内核和片上互连配合使用。这些结果随后会动推动当前和将来内存控制器规范的制定。它们可确保我们的合作伙伴实现高效、低风险且易于集成的解决方案,使开发工作能够顺利进行,不仅满足性能目标,而且还能缩短产品上市时间。
支持 LPDDR、LPDDR2、DDR 和 DDR2 以及将来的标准
ARM 致力于提供我们的合作伙伴所需的内存控制器解决方案。我们参与行业标准机构的标准制订工作以定义新的内存接口,从而确保它们符合我们的合作伙伴的要求。
通过与 ARM 团队合作开发新的内核和互连,可确保我们的合作伙伴在需要的时候能够获得新产品的内存接口支持。

CoreLink™ 动态内存控制器 (DMC) 可与 ARM CPU、媒体处理器和系统 IP 一起高效运行。它们提供了高度优化的仲裁和调度算法,可最大程度地利用可用的 DRAM 带宽。同时,它们还通过系统内的服务质量


