CoreLink 动态内存控制器

(View Larger CoreLink 动态内存控制器 Image)

CoreLink™ 动态内存控制器 (DMC) 在设计上可以与 ARM CPU、媒体处理器和系统 IP 一起高效地使用。它们提供高度优化的仲裁和调度算法，以最大程度地使用可用的 DRAM 带宽。同时，它们还通过系统内的服务质量服务质量 (QoS) 控件来管理启动程序的延迟要求。

为什么选择 CoreLink DMC？

如何选择

规格

相关产品

资源

为什么选择 CoreLink 动态内存控制器？

动态内存接口是 SoC 中的重要控制点之一，它对系统性能有着至关重要的影响。要确保有效地实现该接口，选择的解决方案务必经过仔细设计以适用于片上 AMBA 互连和芯片外 DRAM 内存协议。

在为基于 AMBA 的系统设计内存控制器方面，ARM 具有悠久的历史。通过与 CPU 和媒体处理器团队以及 ARM 合作伙伴网络紧密合作，目前的产品线代表了第三代控制器。

开发的 DMC-34X 和 PL24X 控制器系列提供与网络互连解决方案的最佳兼容性，以实现 Cortex-A、Cortex-R 和 Mali 处理器所需的性能。

验证和基准测试

对于控制器规格制订和开发而言，在系统上下文中了解内存控制器的性能和功能至关重要。系统级验证和基准测试性能确保提供的产品完全合格，并与内核和片上互连配合使用。这些结果为现在和将来的内存控制器规格制订打下了坚实基础。这些结果可确保我们的合作伙伴实现高效、低风险和易于集成的解决方案以使开发工作顺利进行，从而满足性能目标和缩短上市时间。

支持 LPDDR、LPDDR2、DDR 和 DDR2 以及将来的标准

ARM 致力于提供我们的合作伙伴所需的内存控制器解决方案。我们参与行业标准机构的标准制订工作以定义新的内存接口，从而确保它们符合我们的合作伙伴的要求。

通过与 ARM 团队合作开发新的内核和互连，可确保我们的合作伙伴在需要的时候能够获得新产品的内存接口支持。

用于 DDR、DDR2、DDR3、LPDDR 和 LPDDR2 的 AXI 动态内存控制器

CoreLink DMC-400 和 DMC-34X 产品系列在 AMBA AXI 互连和 DRAM 之间提供接口。

产品	支持的内存类型	注释
DMC-400	DDR3、LPDDR2	多通道。 AMBA3 或 AMBA4 系统接口
DMC-340	SDR、DDR、LPDDR、eDRAM	LPDDR 支持包括 NVM
DMC-341	DDR2
DMC-342	LPDDR2	S2A、S2B、S4A、S4B

可以针对各种不同的系统设置配置 DMC-34X 控制器。有关配置选项概述，请参阅规格部分。

AHB 内存控制器

PL24X 产品系列在 AMBA AHB 互连和 DRAM 之间提供接口。这些产品是混合控制器，它们还为非易失性内存系统提供接口。

产品	DRAM 支持	非易失性支持	AHB 端口
PL242	SDR	NAND 闪存	4
PL243	SDR	NOR 闪存和 SRAM	4
PL244	DDR	NAND 闪存	6
PL245	DDR	NOR 闪存和 SRAM	6

可以组合使用 NIC-301 互连产品以及 DMC-34X 和 SMC-35X 内存控制器来支持其他内存组合。

用于 AMBA AXI 的 CoreLink 动态内存控制器

特性和优点

功能	优点
可通过 AMBA 设计器进行配置	针对各种不同的应用和系统要求优化控制器，并最大限度减少面积。
服务质量	确定延迟敏感主接口请求的优先顺序。
请求仲裁	对内存请求进行排序以最大限度利用可用的内存总线带宽。
AXI 本机接口	AMBA AXI 本机支持可实现数据打包/拆包、无序写入和突发终止，从而进行有效的数据管理。
功耗管理	管理 DRAM 和控制器功耗模式以最大限度降低功耗。
自动预充电以及活动快速路径	自动预充电可实现数据条带化支持；活动快速路径可最大限度降低固定延迟。
ECC	用于错误敏感应用的内置错误纠正。
DFI	标准化 DDR PHY 接口支持可简化与兼容 PHY 的集成过程（例如，从 ARM PIPD 部门获得的 PHY）。

可配置选项

DMC-400 和 DMC-34X 控制器系列是高度可配置的，以便支持各种不同的应用类型。配置选项（如果适用）包括以下选项。

选项	优点
通道	可以针对系统和内存的多个通道配置 DMC-400
仲裁队列深度	较深的队列可以提高性能，降低队列深度会减少门数。
读取和写入数据队列	配置以匹配系统要求（主接口数、突发大小、未完成的事务数）。
总线宽度	管理不同系统和内存总线宽度之间的打包和拆包。
内存接口	支持各种不同的要求，包括芯片选择、时钟启用和独占访问。

功耗、性能和面积

作为可配置的软 IP，功耗、性能和面积取决于选定的加工技术、设计流程和配置选项等因素。该 IP 从设计上具有较低的功耗，并符合 AXI 系统和内存规格的性能目标。这些控制器支持相应内存类型的各种不同的 JEDEC 规格。

通过设置配置参数来满足系统要求，以及在最终实现中去除不必要的开销，从而优化面积。

CoreLink 动态内存控制器：相关产品

从设计上，DMC-34X 和 PL24X 内存控制器与 ARM IP 产品组合兼容。

CoreLink DMC 产品	相关 ARM IP 产品	优点
CoreLink DMC-400	CoreLink NIC-400, CoreLink CCI-400	一起用于通过系统内的服务质量 (QoS) 控件来管理启动程序的延迟要求。
动态内存控制器（DMC-340、DMC-341、DMC-342、PL242、PL243、PL244、PL245）	AMBA 设计器	配置和拼接
	VPE	性能检测和功能验证
	NIC-301、QoS-301、ADK	AMBA AXI 和 AHB 互连
	Cortex-A、Cortex-R、ARM11、ARM9	CPU 处理器
	Mali 图形处理器和视频引擎	多媒体处理器
	L2 高速缓存控制器 (L2C-310)、 DMA 控制器 (DMA-330)、	系统控制器
	SMC-35X	静态内存控制器
	DDR PHY	内存接口 PHY