Login

CoreLink CCN-504 cache 一致性网络

CoreLink CCN-504 cache 一致性网络 Image (View Larger CoreLink CCN-504 cache 一致性网络 Image)
ARM® CoreLink™ CCN-504 cache 一致性网络可提供扩展至 16 个处理器内核的能力,从而使系统架构师获得最佳的企业应用(包括服务器和网络基础结构)解决方案。在未来 10 到 15 年中,数据的急剧增长将需要更高的能效,而 ARM 的 Cortex 处理器和 CoreLink 系统 IP 为此提供了解决方案。

CoreLink CCN-504 可提供高达 1 Tb/s 的可用系统带宽。它使设计人员能够为采用 ARM Cortex™-A15 MPCore™ 处理器和最新的 ARM Cortex-A50 系列 64 位处理器构建的“众核”企业解决方案提供高性能的 Cache Coherent Interconnect。

 


CoreLink CCN-504 简介

CoreLink CCN-504 是一系列产品中的首款产品。此产品可实现具有完全一致性的高性能众核解决方案,支持在一块硅晶片上容纳多达 16 个内核。CoreLink CCN-504 可使系统中的每个处理器都能访问其他处理器 cache,从而在异类多核和多群集 CPU/GPU 系统中(例如,在网络和高性能计算市场所需的那些系统中)实现系统一致性。这会减少对访问片外内存的需要,从而节约时间和电能,而这正是基于 ARM big.LITTLE™ 处理的系统的关键实现要素,是一种可提供内容创建和使用所需的高性能,同时为延长电池使用寿命而提供极高能效的新范例。

针对 ARM Cortex 处理器进行优化

CoreLink CCN-504 支持目前的高端 Cortex-A15 处理器及最新的 Cortex-A50 系列处理器,是由 ARM 规划的基于网络的互连产品系列中的首款产品。CoreLink CCN-504 基于成功的 AMBA® 4 ACE™ 规范构建,因而也受益于 ARM 在硬件一致性方面的经验,这种基于硬件的一致性与软件一致性相比可实现更高能效和更低延迟。迄今为止,人们已下载 8000 多个 AMBA 4 ACE 规范。

集成式低延迟 L3 cache

CoreLink CCN-504 cache一致性网络包含集成式 3 级 (L3) cache 和snoop filter功能。L3 cache(最高可配置到 16MB)可扩展片上 cache 以应对高工作负载,并可提供低延迟片上存储器,以便在处理器、高速 IO 接口和加速器之间分配和共享数据。Snoop filter无需使用广播一致性消息,从而进一步降低了延迟和功耗。

高性能 DDR3 和 DDR4 内存接口

CoreLink CCN-504 经过优化后,可与 CoreLink DMC-520 动态内存控制器协同工作。CoreLink DMC-520 提供了到共享片外内存(如 DDR3、DDR3L 和 DDR4 DRAM)的高带宽接口。这款新的内存控制器集成了企业级 RAS(可靠、可用、可维护)特性,例如,用于 x72 DRAM 的 ECC、TrustZone 安全性和端到端 QoS。CoreLink DMC-520 是集成 ARM DDR4/3 接口解决方案的一部分(该解决方案包含计划于 2013 年推出的 Artisan® DDR4/3 Phy IP)。

CoreLink CCN cache 一致性网络系列

CoreLink CCN-504 cache 一致性网络是专为高性能、高能效服务器和网络基础结构产品而设计的一系列产品中的首款产品。ARM 将会发布更多产品,以便我们的合作伙伴能够为满足其系统要求对互连进行优化。

ARM 在可扩展、高能效多核和“众核”技术领域占据领导地位,可满足对在服务器和网络基础结构中使用的高能效 SoC 解决方案的需求。由于这些市场日益受到功耗和成本等因素的制约,这些“众核”处理器群集的有效性依赖于整个系统的优化。

 


带宽和延迟

CoreLink CCN-504 cache 一致性网络可提供高达 1 Tb/s 的可用系统带宽。它使得设计人员能够在处理器群集、IO 接口和加速器之间提供高性能、硬件管理的cache 一致性。

双通道 DDR4 内存的带宽接近于 50GB/s。

频率

CoreLink CCN-504 可与最新的 ARM Cortex 应用处理器密切配合使用,可实现接近 Cortex-A15 或 Cortex-A57 处理器的时钟速度。可以将内存和处理器的接口配置为异步接口,以实现包括动态电压和频率缩放在内的电源管理。

 


高性能、高效率的一致性网络 

CCN-504 规范


性能 可用系统带宽:约 1 Tb/s 的频率:高达 CPU 频率
支持的 CPU Cortex-A15 和下一代 ARMv8 处理器
总线宽度 128 位
可扩展性 最多 16 个内核(4 个一致性群集)
3 级 cache 集成,可配置 8-16MB
监听目录 集成以最大限度减少监听广播
低功耗支持 广泛地使用门控时钟,将抑制漏电流与 Granular DVFS 关联,并且支持 3 级缓存部分或完全关闭 Retention 模式

可扩展的系统功能


IO

除 CPU 和 DMC 端口外,还支持多达 18 个端口 AMBA 4 AXI4/ACE-Lite 接口的 IO 一致性

DDR CoreLink DMC-520 支持 2 个通道
RAS RAM 上的 ECC 和传输时的奇偶校验
QoS 集成式 QoS 调节和优先级管理
安全性 TrustZone® 感知

Cortex 处理器

CoreLink CCN-504 可提供硬件一致性“众核”企业解决方案,此解决方案是采用 ARM Cortex™-A15 MPCore™ 处理器和最新的 Cortex-A50 系列处理器构建的。

CoreLink 系统 IP

CoreLink CCN-504 是 ARM 提供的系统解决方案的一部分,包括:

图形处理器

ARM Mali™ 图形处理器(包括 Mali-T600 系列 GPU)可连接至 CoreLink CCN-504 的 ACE-Lite 接口,以提供硬件 IO 一致性图形加速。

物理 IP

ARM Artisan® 提供用于实现 CoreLink CCN-504 的标准单元库和已编译 RAM。此外,CoreLink DMC-520 动态内存控制器 ARM Artisan DDR4/3 Phy 接口还提供了一个集成内存解决方案。

 


新闻发布:

ARM 宣布推出新的高性能系统 IP 以满足企业市场对高能效“众核”解决方案的需求

公共授权使用方:

LSI(一家领先的智能半导体设计公司,其产品可加速存储、移动网络和客户端计算)和 Calxeda(一家为服务器市场提供颠覆性 SoC 技术的创新供应商)是 CoreLink CCN-504 的主要授权使用方。

Calxeda 联合创始人兼 CEO Barry Evans 表示:“自 ARM 于 2008 年最初投资我公司以来,Calxeda 一直与 ARM 紧密合作以满足数据中心的需求。现在,我们已开始看到这种合作关系的成果。我们采用这种新的 ARM CoreLink 技术构建了下一代数据中心级解决方案,我们相信,这些解决方案一旦公布,将会再次影响整个行业造成。”

LSI 工程副总裁 Gene Scuteri 说:“为满足快速增长的移动网络流量的需求,LSI 与 ARM 紧密合作,以推动功能丰富的片上互连,为业界领先的众核片上系统设备奠定基石。ARM 在处理器和互连技术领域内的专业知识与 LSI 对网络和计算工作负载的深入了解相结合,提供了一种稳固的满足电信级业务的互连;这种互连将为当今最先进的网络提供可扩展的确定性能和 Quality of Service 。”

 

请联系 ARM 以了解更多信息。

 


Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set