Login

Important information

本网站使用cookie来存储信息在您的计算机上。继续使用我们的网站,您必須同意我们 cookies.

ARM网站使用两款浏览器缓存数据(cookie):(1)缓存数据(cookie)可以使网站按需要完成功能执行 (2)分析性缓存数据(cookie)在用户登录网站时会进行匿名记录和数据分析。如果您不希望应用这些缓存数据(cookie),请通过查阅我们的安全隐私政策获知如何设置禁用缓存数据(cookie)。网站的某些功能会因设置禁用缓存数据(cookie)不能使用。

用于 AMBA 4 ACE 的 CoreLink CCI-400 高速缓存一致性互连

用于 AMBA 4 ACE 的 CoreLink CCI-400 高速缓存一致性互连 Image (View Larger 用于 AMBA 4 ACE 的 CoreLink CCI-400 高速缓存一致性互连 Image)
系统集成的迅猛发展使片上通信成为系统性能的中心。CoreLink™ CCI-400 高速缓存一致性互连可在两组多核 CPU(例如 Cortex™-A15 和 Cortex™-A7)之间提供完全高速缓存一致性,使这两组处理器能够进行 big.LITTLE 处理;同时还可以为设备(如 Mali™-T604 GPU)和 I/O 主设备(如调制解调器和 USB)提供 I/O 一致性。迄今为止,ARM 已向 10 多个厂商授予 CCI-400 产品的许可,包括 LSI、HiSilicon、STEricsson、Fujitsu 和 LG。

CCI-400 实现 AMBA® 4 ACE™ 和 ACE-Lite™ 协议(PDF 下载 - 需要注册/登录)

 


CoreLink CCI-400 高速缓存一致性互连

CCI-400 是一种高性能、高功效的互联,旨在为处理器和动态内存控制器(例如 CoreLink DMC-400)提供接口。它是首个实现 AMBA® 4 ACE™ 的产品,引入了系统一致性、虚拟内存管理信号传递和 barrier。

一致性支持缩放。由于处理器内核的增加以及更多种加速器引擎(包括多媒体和 GPU)引入,最新的 SoC 设计具有更多的处理器和需要更多的数据共享。这些增加的处理器提高了系统性能,改善了能效,但是这也导致需要对处理器之间的数据共享进行管理。

要管理共享数据,可以使用以下三种技术:

  • 在需要将共享数据写入到外部 DDR 的地方,禁用高速缓存。这是最简单的解决方案,但在外部访问和延迟方面成本昂贵。
  • 软件管理的一致性:处理器高速缓存中存储的所有数据在传递给加速器和其他硬件之前必须清理并刷新到外部内存。这需要 CPU 软件有效地管理高速缓存的数据。
  • 硬件管理的一致性:系统互连确保所有共享数据在系统中一致,减少外部内存访问而无需软件管理高速缓存。这样可改善性能和能效。

CCI-400 可以在两组 AMBA 4 ACE 处理器(例如 Cortex-A15 和 Cortex-A7)之间实现一致的硬件管理,使系统性能最高扩展至总共 8 个内核,并支持 big.LITTLE 处理。

此外,它还可以为多达三个实现 AMBA 4 ACE-Lite 协议的加速器引擎提供 I/O 一致性(或单向一致性)支持。

CCI-400 的优点并不仅限于一致性,此产品还支持虚拟化扩展,包括与系统 MMU(如 CoreLink MMU-400)的低延迟连接,从而允许硬件设备的虚拟化。这样就可以在同一硬件上运行多个操作系统,或者只是作为一种共享有限物理内存的更为有效的方法。

CCI-400 还支持 barrier 的传播以强制事件排序,同时允许处理器生成多个未完成的事务,从而最大限度地减少因为等待前面事务完成而造成的 CPU 待机。


高带宽、低延迟 CCI-400

CoreLink CCI-400 高速缓存一致性互连旨在以 Cortex-A15 处理器一半以下的频率运行,以便实现与主内存的高性能、低延迟连接。

所有接口均支持 128 位宽的数据,从而允许系统扩展至 10 GB/s 数据带宽以满足高清晰度多媒体的要求并支持最新的高性能网络接口。

CCI-400 设计可最大限度地减少延迟,以确保对延迟敏感的处理器获得最高性能。

对于低功耗设计,可根据需要对互连进行配置以取得较低带宽,并提供较低延迟以实现更低频率。

有关详细信息,请联系 ARM。


ACE 接口

两个用于处理器组(如四核 Cortex™-A15 或 Cortex™-A7 MPCore™ 处理器)的 ACE 接口。
ACE-Lite 接口三个 ACE-Lite 从接口,用于连接硬件加速器、媒体处理器(如 Mali™-T604、Mali™-T658)并通过 CoreLink NIC-400 扩展到其他主接口。
系统和 DMC 接口三个 ACE-Lite 主接口,用于通过 CoreLink NIC-400 连接最多两个动态内存控制器(如 CoreLink DMC-400)和一个系统连接端口
128 位数据宽度所有读取和写入数据通道均为固定的 128 位宽度
AXI 支持对于 AXI4 设备向后兼容
内存映射 在 40 位地址空间中可配置,包括 2 个内存控制器之间的交叉存取支持。
一致性ACE 主接口完全高速缓存一致性,ACE-Lite 主接口 I/O 一致性
屏障在互连内处理或传播到下游 ACE-Lite 设备
QoS用于通信管理的集成式 QoS 机制旨在以最佳方式与兼容的 IP(包括 NIC-400 和 DMC-400)协同工作以确保端到端服务质量。
分布式虚拟内存 (DVM)支持将 DVM 信号广播到连接的处理器和系统 MMU,例如 CoreLink MMU-400。
可配置可以配置定义互连的参数(如事务数和管道阶段)以便使设计满足一系列性能和面积目标。
低功率集成的时钟门控可在空闲和接近空闲的条件下关闭整个时钟树。

 

技术参考手册中提供了更多信息,该手册可向您的 ARM 销售联系人索取。


 互连 相关产品 优点
 CoreLink CCI-400
 
 
 
 
 Cortex-A15 通过 ACE 接口实现群集之间的完全高速缓存一致性
 Mali-T604 通过 ACE-Lite 端口实现与 ACE 主接口的 I/O 一致性
 CoreLink DMC-400 端到端服务质量
 CoreLink NIC-400 端到端服务质量
 CoreLink MMU-400 通过 DVM 信号发送实现系统范围的内存管理

» 
Latest Forum Posts
 
» 
Powered 15506
Go Left
Go Right

Maximise