Login

CoreLink CCI-400 Cache Coherent Interconnect

CoreLink CCI-400 Cache Coherent Interconnect Image (View Larger CoreLink CCI-400 Cache Coherent Interconnect Image)
系统集成的迅猛发展使片上通信成为系统性能的中心。ARM® CoreLink™ CCI-400 Cache Coherent Interconnect 可在两个多核 CPU 群集(例如,ARM Cortex™-A15、Cortex™-A7 之间,以及 Cortex-A50 系列处理器之间)提供完全 cache 一致性,从而实现 big.LITTLE 处理;并为 Mali™-T604 GPU 等设备和调制解调器和 USB 等 I/O 主设备提供 I/O 一致性。迄今为止,ARM 已向超过 18 个授权使用方授予 CCI-400 产品的许可,包括 Samsung、LSI、HiSilicon、STEricsson、Fujitsu 和 LG。

CCI-400 实现 AMBA® 4 ACE™ 和 ACE-Lite™ 协议(PDF 下载 - 需要注册/登录)

 


CoreLink CCI-400 Cache Coherent Interconnect

CoreLink CCI-400 是一种高性能、高能效的互连,用于在处理器和动态内存控制器(例如 CoreLink DMC-400)之间提供接口。它是首个用于实现 AMBA® 4 ACE™ 的产品,引入了系统范围的硬件一致性和虚拟内存管理。

什么是硬件一致性?

一致性支持缩放。由于处理器内核的增加以及更多种加速器引擎(包括多媒体和 GPU)的采用,最新的 SoC 设计具有共享数据。这些增加的处理器可提高系统性能和能效,不过,需要对这种共享数据进行管理,以确保所有人看到相同的内容。

要管理共享数据,可以使用以下三种技术:

  • 禁用 cache:所有共享内存从外部写入 DDR。这是最简单的解决方案,但缺点是由访问外部 DDR 带来的高能耗以及较大的 latency。
  • 软件管理的一致性:处理器 cache 中存储的所有数据在传递给加速器和其他硬件之前必须清理并刷新到外部内存。这就需要由 CPU 软件来有效管理 cache 中的数据,并需要使用 CPU 资源。
  • 硬件管理的一致性:系统互连确保所有共享数据在系统中一致,减少外部内存访问而无需软件管理 cache。由于 CPU 能够完成有用工作或进入低功耗状态,从而提高了性能与能效。

处理器支持和 big.LITTLE

CCI-400 可实现两个 AMBA 4 ACE 处理器群集(例如 ARM Cortex-A15Cortex-A7Cortex-A57 Cortex-A53)之间的硬件管理一致性,从而可将系统性能扩展至总计达 8 个内核。与 CoreLink CCI-400 的硬件一致性是 ARM big.LITTLE 处理的基本组成部分。这样,处理器和应用程序就能够在高性能“big”和高效率“LITTLE”处理器群集间动态移动。

硬件 I/O 一致性和系统 MMU

针对执行 AMBA 4 ACE-Lite™ 协议的最多三个加速器引擎提供了 I/O 一致性(或单向一致性)支持。这可能包括图形处理器(如 ARM Mali™-T600 系列)或接口控制器(如 USB、以太网和 WiFi)。

CoreLink CCI-400 的优点并不仅限于一致性,此产品还支持虚拟化扩展,包括与系统 MMU(如 CoreLink MMU-400 或 MMU-500)的低延迟连接,从而允许将硬件设备虚拟化。这样就可以在同一硬件上运行多个操作系统,或者只是作为一种共享有限物理内存的更有效的方法。

 


高带宽、低延迟 CCI-400

CoreLink CCI-400 Cache Coherent Interconnect 旨在以 Cortex-A15 处理器一半以下的频率运行,以便实现与主内存的高性能、低延迟连接。

所有接口均支持 128 位宽的数据,从而允许系统扩展至 10 GB/s 数据带宽以满足高清晰度多媒体的要求并支持最新的高性能网络接口。

CCI-400 设计可最大限度地减少延迟,以确保对延迟敏感的处理器获得最高性能。

对于低功耗设计,可根据需要对互连进行配置以取得较低带宽,并提供较低延迟以实现更低频率。

有关详细信息,请联系 ARM。


ACE™ 接口

两个用于处理器群集(如四核 Cortex™-A15、Cortex™-A7 和 Cortex™-A50 系列 MPCore™ 处理器)的 ACE 接口。
ACE-Lite™ 接口 三个 ACE-Lite 从接口,用于连接硬件加速器、媒体处理器(如 Mali™-T604、Mali™-T658)并通过 CoreLink NIC-400 扩展到其他主接口。
系统和 DMC 接口 三个 ACE-Lite 主接口,用于通过 CoreLink NIC-400 连接最多两个动态内存控制器(如 CoreLink DMC-400)和一个系统连接端口
128 位数据宽度 所有读取和写入数据通道均为固定的 128 位宽度
AXI 支持 对于 AXI4 设备向后兼容
内存映射  在 40 位地址空间中可配置,包括 2 个内存控制器之间的交叉存取支持。
一致性 ACE 主接口完全 cache 一致性,ACE-Lite 主接口 I/O 一致性
Barrier 在互连内处理或传播到下游 ACE-Lite 设备
QoS 用于信号传输管理的集成 QoS 机制旨在以最佳方式与兼容 IP(包括 NIC-400 和 DMC-400)协同工作,以确保 QoS 虚拟网络的端到端 Quality of Service 。
Distributed Virtual Memory (DVM) 支持将 DVM 信号广播到连接的处理器和系统 MMU,例如 CoreLink MMU-400。
可配置 可以配置定义互连的参数(如事务数和流水线级)以便使设计满足一系列性能和面积目标。
低功耗 集成的门控时钟可在空闲和接近空闲的条件下关闭整个时钟树。

有关更多信息,请参见 CoreLink CCI-400 技术参考手册,此手册可从您的 ARM 销售联系人获得。


 互连  相关产品  优点
 CoreLink CCI-400

Cortex-A15

Cortex-A7

Cortex-A57

Cortex-A53

 通过 ACE 接口实现群集之间的完全 cache 一致性
 Mali-T604  通过 ACE-Lite 端口实现与 ACE 主接口的 I/O 一致性
 CoreLink DMC-400  端到端 Quality of Service
 CoreLink NIC-400  端到端 Quality of Service
 CoreLink MMU-400  通过 DVM 信号发送实现系统范围的内存管理

 
» 
Powered 15506
Go Left
Go Right

Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set