用于 Cortex-R 系列处理器的 CoreSight

调试

CoreSight 调试访问端口是一个高性能调试访问端口，可使外部调试器能够访问处理器和内部系统总线，例如，内存总线。DAP 提供了一个复合调试端口以支持传统 JTAG 和高性能 2 引脚调试接口（串行线调试）。

跟踪宏单元和 ETM 带宽

构建的用于 Cortex-R 的 CoreSight CPU 跟踪宏单元提供了高度压缩的实时跟踪，可使嵌入式开发人员能够实时观察软件在处理器上的执行情况。CPU 跟踪宏单元的主要性能特性如下所示：

CoreSight SoC 组件、跟踪端口和 ETB 大小

CoreSight SoC 组件提供了一个完整的 SoC 级调试和跟踪解决方案，并具有较低的硅和针数开销。所有 CoreSight SoC 组件的架构都支持最新的 SoC 设计，例如，多电源和时钟域以及安全 SoC。

CoreSight SoC 组件的主要性能特性如下所示：

跟踪端口大小（跟踪端口接口单元）

通过将所有跟踪源合并到单一跟踪流中，CoreSight 可将跟踪端口数减少到只有一个端口。

跟踪端口大小随跟踪源生成的跟踪带宽以及跟踪性质发生变化，某些跟踪源可能产生数据突发，并且可能会产生峰值带宽而需要更宽的跟踪端口。

有关各种处理器的跟踪端口的详细基准，请与 ARM 联系。

作为参考，Cortex-R4 上的基准表明：

• 通常，以 CPU 频率运行的 4 位数据跟踪端口足以实时流式传输非周期精确的程序跟踪。
  对于 400MHz Cortex-R4 系统，这意味着以 200MHz (DDR) 运行 4 位数据跟踪端口
• 通常，以 CPU 频率运行的 16 位数据跟踪端口足以实时传输完整指令和数据跟踪。
  对于 400MHz Cortex-R4 系统，这意味着以 200MHz (DDR) 运行 16 位数据跟踪端口

嵌入式跟踪缓冲区 (ETB)

如果无法实现专用端口（最终产品中的严格 IO 限制），则可以在芯片上使用 CoreSight ETB 捕获跟踪。
使用 ETB 可在芯片上启用高带宽跟踪捕获。用户会根据特定触发或过滤条件定义跟踪捕获。

请联系 ARM 以了解详细基准。

作为参考，Cortex-R4 上的基准表明：

• 4KB ETB 可以存储大约 25,000 条指令的跟踪信息。
• 8KB ETB 可以存储大约 4,000 条执行指令的完整程序和数据跟踪。

用于 Cortex-R 的 CoreSight 设计工具包

CoreSight 设计工具包包含以下组件：

可授予使用许可的用于 Cortex-R 处理器系列的 CoreSight 设计工具包：

高速串行跟踪端口 (HSSTP)

高速串行跟踪端口 (HSSTP) 架构是由 ARM 定义的，以使 OEM 和硅提供商能够标准化专用于跟踪的串行高速端口。
可以从 ARM 网站 (下载 HSSTP 规范) 免费下载 HSSTP 架构，几个主要工具供应商目前支持该架构。

有关 HSSTP 的更多详细信息，请与 ARM 联系。