Login

CorkLink 系统内存管理单元

CorkLink 系统内存管理单元 Image (View Larger CorkLink 系统内存管理单元 Image)
CoreLink 系统 MMU 可为 SoC 总线主接口提供内存管理服务,以补充由 Cortex-A 系列处理器提供的内存管理服务。强制执行内存保护和存取架构,同时扩展内存虚拟化服务(与主要应用程序处理器所提供的服务相匹配),确保了整个 SoC 自始至终的安全性。提供硬件的内存虚拟化服务可减少所需的软件干预,使虚拟机监控程序开销最小化,确保系统实现最佳性能。
 


CoreLink MMU-500

CoreLink MMU-500 和 ARM Cortex-A50 处理器系列(包括 ARM Cortex™-A57Cortex-A53 处理器)是兼容的,并且向后兼容 ARM Cortex-A15 和 ARM Cortex-A7 处理器。.它提供嵌套的阶段 1 和阶段 2 加速地址转换功能,具有由单个控制单元控制的多个分发转换缓冲区,以便与众多的总线主接口类型和功能兼容。这样在实现需要支持虚拟化应用程序的高效 SoC 设计时,可以获得最大的灵活性。

CoreLink MMU-400

CoreLink MMU-400 与 ARM Cortex-A15Cortex-A7 处理器兼容,并且针对已完成阶段 1 转换实现 MMU 功能的总线主接口(如 Mali-400 图形处理器)提供阶段 2 加速地址转换,以减少用于管理复杂的总线主接口交互的虚拟机监控程序开销。

ARM 系统 MMU 虚拟化白皮书中概述了一些虚拟化用例。


CoreLink MMU-400 性能规格

典型 TLB 命中访问的延迟为 23 个周期,不命中的延迟则取决于内存子系统的基础结构。

 工艺技术  最低频率      最高频率
 CP32LP  400 MHz  533 MHz
 TSMC 40G  400 MHz  800 MHz

                                                             

 


CorkLink MMU-500 系统内存管理单元

ARMv8 转换表格式

  • 阶段 1/2 有 4kB/64kB 颗粒
  • 增强的 DVM
  • 由 IPA 判定无效
  • XO 许可

较大的输入地址

  • 32 位 VA 或 64 位 VA(49 位)
  • 多达 48 位 IPA(仅阶段 2)

较大的输出地址范围

  • 多达 48 位 IPA(仅阶段 1)
  • 多达 48 位 PA(阶段 2)

已分配的 TLB

  • 点对点连接
  • 为了增加 TLB 的效率,节约能源和面积
  • 使用 n x 1:1 TLB-TCU 界面

CorkLink MMU-400 系统内存管理单元

MMU 400 可提供:

-         从中间物理地址 (IPA) 到物理地址 (PA) 的转换 – 阶段 2 转换

-         多个适用于特定事务流的事务上下文

-         故障处理、记录以及信号传递

-         调试和性能监控

下图显示了 Cortex-A15 和 CoreLink 400 系统示例中的一个 MMC-400。在这种情况下,它正为  CoreLink DMA-330 DMA 控制器执行地址转换功能。


 CoreLink 系统 IP 产品

 相关 ARM 产品

 优点

 CoreLink MMU-500  Cortex-A57、Cortex-A53、Cortex-A15、Cortex-A7 借助硬件中加速的阶段 1 和阶段 2 地址转换,利用本地已分配的 TLB,将处理器虚拟化扩展到系统中的其他总线主接口。
 CoreLink MMU-400  Cortex-A15、Cortex-A7 借助硬件中加速的阶段 2 地址转换,将处理器虚拟化扩展到系统中的其他总线主接口。

 
» 
Powered 22241
Go Left
Go Right

Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set