概述
CPU 与片外内存通信已成为许多 SoC 的性能瓶颈。
通过将片上内存访问的标准延迟降至访问片外数据的延迟的 10-25%，2 级高速缓存控制器提高了 CPU 性能。同时，CPU 对片外内存带宽要求降低，以使系统对其他主接口释放这些资源。2 级高速缓存控制器还为能效做出了极大贡献，因为片上访问的功耗通常远远低于片外访问。
AMBA 2 级高速缓存控制器既可嵌入 CPU，也可作为单独的组件提供。在任一情况下，都将它们设计在 CPU 旁，以便满足处理器的需求，并可将其轻松集成到 AMBA AXI 或 AHB 互连中。
产品组合概述
| 产品 | 协议 | 说明 | 支持的处理器 |
|---|---|---|---|
| L2C-310 | AXI | 高性能 AXI 2 级高速缓存控制器，设计和优化该控制器旨在满足 ARM 最新的 AXI CPU 需求。 | 所有 AXI 处理器，具体包括 Cortex-A9、Cortex-A5、Cortex-R4、ARM11MPCore、ARM1176、ARM1156、Mali-200 |
| L2C-210 | AHB | 经过验证的 AHB 2 级高速缓存控制器，设计该控制器旨在优化基于 ARM1136 和 ARM926 的 SoC。 | ARM1136、ARM926 |
用于 AMBA AXI 处理器的 L2C-310
L2C-310 是高性能的 AMBA AXI 2 级高速缓存控制器，构建该控制器旨在优化基于 AMBA AXI 的所有处理器。设计和优化 L2C-310 旨在操控 ARM 最新的高性能 Cortex™ 处理器（如 Cortex-A9 和 Cortex-A5 处理器），在与 Cortex-A9 处理器结合使用时，该控制器最多可将性能提高 250%（图 1）。
L2C-310 是一个成熟的 IP，具有 Cortex-A9 处理器和其他 ARM AXI 处理器的广泛授权，ARM 演示的 L2C-310 以 2Ghz 频率运行，是 Cortex-A9 硬宏实现的一部分。
构建 L2C-310 旨在使 ARM AXI 处理器提供最佳性能，L2C-310 可操控任何 AXI 主设备，因此可在许多平台之间重复使用。
图 1：在显示网页时，大小为 256KB 的 L2C-310 可使 Cortex-A9 的性能提高 200% 以上
用于 AMBA AHB 处理器的 L2C-210
L2C-210 是一个经验证且技术成熟的 AHB 2 级高速缓存控制器，它是在当今批量生产的基于 ARM1136 和 ARM926 的平台上实现的控制器，此类平台的示例是 Freescale i.MX31。
易于集成，L2C-210 是提高基于 AHB 的 ARM1136 和 ARM926 平台性能的理想选择；通常情况下，L2C-210 最多可使性能提高 100%（图 2），从而使 AHB 平台能够提供新型服务。
图 2： ARM1136EJ-S 上 MPEG4 解码的相关性能
