Cortex-R7 处理器

  28 纳米

65 纳米 LP

时钟频率   

性能 (DMIPS)

总面积 (sq mm) 

功效 (DMIPS/mW)

特点   

说明  

微架构

指令集

高速缓存控制器

紧密耦合内存

中断接口

内存保护单元

浮点单元

ECC

主 AMBA AXI 总线

低延迟内存端口

低延迟外设端口 (LLPP)

一种专用的 32 位 AXI 端口，用于将延迟敏感型外设与处理器更紧密地集成到一起。

加速器一致性端口 (ACP)

从属 AXI 总线

调试 

跟踪

提供了适合连接到 CoreSight 嵌入式跟踪模块的接口。

双核锁步支持

已添加到 NIC-301 以最大限度地减少平均延迟并保证关键接口（如 DDR 内存）在最坏情况下的延迟和带宽。

动态内存控制器通过利用 AXI 互连功能优化内存请求调度并使用内置“服务质量”控件管理启动程序的延迟和带宽要求，为 DRAM 提供高效接口。支持的内存类型包括 SDR、DDR、LPDDR（移动 DDR）、eDRAM、DDR2 和 LPDDR2（移动 DDR2）。

静态内存控制器使用高度可配置的参数将 AXI 互连连接到一系列的非易失性内存。支持的内存类型包括 SRAM、NAND 闪存和 NOR 闪存。

2 级高速缓存控制器，旨在提升性能的同时降低发送至系统内存的总体流量并因此降低 SoC 功耗。减少对芯片外内存带宽的需求可释放资源以供其他主设备使用。

一种高度灵活的可微编程直接内存访问控制器，用于高端高性能高能效的基于 AXI 的处理系统。

一种 AMBA AHB 高级矢量中断控制器 (VIC)，支持高达 32 个具有可编程优先级和屏蔽的矢量中断。

在内存中存储矢量地址的 AMBA AHB 和 AXI 可扩展、可配置、低门数中断控制器。选项包括多处理器和 TrustZone 支持。

此嵌入式跟踪宏单元提供了实时指令和数据跟踪，可被配置当处理器全速运行时去捕获特定事件之前及之后的信息。

全面的调试和跟踪设计工具，包括 CoreSight SoC 组件（调试访问端口、交叉触发逻辑、跟踪接口等）以及用于快速而强大的系统设计及实现的设计和验证环境。

RTX 实时内核 (Keil)

免除专利使用费的、具有确定性的 RTOS（带有源代码），用于以低中断延迟和灵活的调度进行高速实时运算。占用空间小，适用于资源受限制的系统；多线程和线程安全运算；MDK-ARM 中具有内核可识别的调试支持。

各种不同的经过硅验证的 SRAM、寄存器文件和 ROM 内存编译器，它们适用于所有类型的 SoC 设计，包括性能关键应用以及成本敏感和低功耗应用。

为符合不断变化的系统架构和标准而设计的一系列硅验证接口 IP。通用 I/O、专用 I/O、高速 DDR 和串行接口经过优化，可以通过低针数实现高数据吞吐量性能。