Login

Cortex-A57 处理器

Cortex-A57 处理器 Image (View Larger Cortex-A57 处理器 Image)
Cortex™-A57 处理器是 ARM 性能最好的处理器,旨在进一步扩展未来移动和企业计算应用程序的功能,包括高端电脑、平板电脑和服务器产品这样的计算密集型 64 位应用程序。 –

该处理器能够独立使用,或者与 Cortex-A53 处理器配对使用,在 ARM big.LITTLE 配置中实现可扩展性能和最佳能效。

 


智能手机正在从内容消费型设备向内容创作型设备转变。智能手机可以拍摄高质量的录像和照片,消费者想要编辑和分享这些内容,因此,刺激了对 Cortex-A57 处理器提供的高级处理能力的需求。内容创作不仅局限于多媒体,还有文档的创作。

一部配备 Cortex-A57 处理器的智能手机,可通过无线方式连接到屏幕、键盘和鼠标,为消费者提供能从当今典型笔记本感受到的完整笔记本电脑体验。

Cortex-A57 处理器

  • 可以满足普通消费者所有的计算功能需求,可以取代游戏机,甚至是创新型便携式笔记本电脑
  • 可高效运行传统的 ARM 32 位应用程序
  • 支持与面向 GPU 计算应用的 ARM Mali™ 系列图形处理单元 (GPU) 进行 cache 一致的交互操作
  • 为高性能的企业应用程序提供可选择的可靠性和可扩展性功能
  • 借助高达 16 核的配置(将来会有更高配置),实现 ARM 与 IP 的无缝互连

The Cortex-A57 delivers significantly more performance than Cortex-A15, at a higher level of power efficiency. The performance increase on web browsing and integer workloads are shown below. The performance for memory intensive workloads increase even more due to the enhanced microarchitecture of Cortex-A57. The inclusion of cryptography extensions improves performance on cryptography algorithms by 10 times over current generation of processors.

Cortex-A57 performance


Cortex-A57 MPCore
架构 ARMv8
多核
  • 单处理器群集中的 1-4X SMP
  • 通过 AMBA® 5 CHI or AMBA® 4 ACE 技术实现多个一致的 SMP 处理器群集
ISA 支持
  • AArch32 与 ARMv7 完全向后兼容性
  • AArch64 64 位支持和新的架构功能
  • TrustZone® 安全技术
  • NEON™ 高级 SIMD
  • DSP & SIMD 扩展
  • VFPv4 浮点
  • 硬件虚拟化支持
调试和 Trace CoreSight™ DK-A57


Cortex-A57 架构功能
功能 优点 AArch32 Aarch64
ARMv8 架构 64 位和 32 位执行状态提供了可伸缩的高性能
硬件加速加密 3 倍至 10 倍更好的软件加密性能,可用于解密/加密小到无法有效地卸载到硬件加速器的小颗粒(例如 https)
浮点 对浮点的半精度、单精度和双精度浮点运算操作提供硬件支持。现在提供符合 IEE754-2008 标准的增强功能
加载获取,存储释放指令 专为 C++11、C11、Java 内存模型设计。通过消除显式内存 barrier 指令,提高线程安全代码的性能
硬件虚拟化 能使多个软件环境及其应用程序同时访问系统功能
大型物理地址访问 能使处理器访问 4GB 以上的物理内存。
自动发送事件信号 实现高能效、高性能的自旋锁
双精度浮点 SIMD 允许在更广泛的算法(如科学/高性能计算 (HPC) 和超级计算机)中应用 SIMD 矢量化
64 位虚拟地址访问 能使虚拟内存超过 4GB 32 位的限制。对现代桌面和使用内存映射文件 i/o、稀疏寻址的服务器软件很重要。
较大的 Register File 31 个通用 64 位寄存器:提高了性能,减少了堆栈使用。较少的堆栈溢出,造就更积极的编译器。SIMD 可用于更多的应用程序,比如 HPC
立即生成高效的 64 位代码 较少需要文本池
大型 PC 相对寻址范围 (+/-4GB) 可在共享库以及与位置无关的可执行文件中实现高效的数据寻址
标记指针 对动态类型语言(如 Javascript)和垃圾回收有用
64k 页面 降低 TLB 的缺失率和页面引导的深度
新的异常模型 降低操作系统和虚拟机监控程序软件的复杂性
增强的 cache 管理 用户空间缓存操作提高了动态代码生成效率和数据缓存为零的状态以实现快速清除


Cortex-A57 微架构功能
功能 优点
深度乱序流水线 在众多方案中,增加实际指令吞吐量;如果指令由于某一依赖项被阻止,处理器可以寻找并运行其他指令。所有执行路径的完全无序调度允许对多种类型的指令重新编排,以使流水线末端保持充实。支持高带宽无序后端、128 种无线指令以及已针对 32/64 位操作数进行优化的指令结果处理
全方位的多指令执行功能 通过重复利用执行资源,增加峰值指令吞吐量。功耗优化的指令利用本地化解码功能进行解码,3-wide 解码带宽高容量寄存器的重命名提供了 3-wide 的多指令重命名带宽。支持 8 个指令槽和高达 128 种无线指令
16 路关联的、编组的 L2 cache 性能优化的 L2 cache 设计允许集群中的多个 CPU 同时访问 L2。复杂的单内核硬件预取单元提高了 L2 的内存负载。一个折衷的设计方案可以减少 L2 子系统的延迟并降低功耗。
1024 入口主 TLB 借助复杂的内存访问模式(如 Web 浏览)改进了代码性能。
大型 uTLB 48 个表项的 I 端 uTLB 可以通过内存管理单元快速处理大量页面。32 个表项完全关联的 D-TLB(大页面支持)对现代内存访问模式的响应速度更快。
高级分支预测器 2K-4K 分支目标缓冲区 (BTB) 带零周期分支选取开销,可最大限度地减少流水线刷新。复杂的间接预测器带路径记录功能,提高了分支命中率。专用分支解析单元能执行完全无序分支。也包括高性能误预测恢复微架构。
优化的 D-Size 内存系统 复杂的多流 L1 硬件预取器,详尽的存储/数据转发功能提高了主数据通道的数据吞吐量。
广泛的节能功能 预测路径、减少标记、抑制缓存查找和其他功能可最大限度地降低动态功耗。


高级多核功能
该处理器还利用得到广泛认可的 ARM MPCore 多核技术,支持性能可伸缩性并可控制功耗,超过现今类似的高性能设备的性能,同时能够在严格限制移动电源的情况下维持运行。多核处理功能为群集中四个组成处理器中的任何一个处理器提供在不使用时关闭的功能,例如,当设备处于待机模式时关闭以节省功耗。当需要更高性能时,将使用所有处理器以满足需求,同时仍分担工作负载以保持尽可能低的功耗。
侦测控制单元 SCU 负责管理互联、仲裁、通信、cache之间的传输和系统内存传输、cache 一致性以及处理器的其他功能。Cortex-A57 处理器还将这些功能应用到其他系统加速器及非 cache DMA 驱动的外围设备,以提高性能和降低系统功耗。这一系统一致性还可降低在各个操作系统驱动程序中维持软件一致性所涉及的软件复杂性。
加速器一致性端口 SCU 上的这个 AMBA 4 AXI™ 兼容的辅助接口为直接连接 Cortex-A15 处理器的主接口提供了一个互联点。该接口支持所有标准读写事务,而没有其他一致性要求。不过,针对一致的内存区域的任何读事务都会与 SCU 交互,以测试所需信息是否已存储在处理器的 L1 cache 内。SCU 将在写入数据转发到内存系统之前强制其保持一致性,并可能将该事务分配到 L2 cache,从而消除了直接写入对片外内存产生的功耗和性能影响
通用中断控制器 实现标准化、基于架构的中断控制器后,GIC 可提供内容丰富、使用灵活的方式来中断处理器间通信以及路由系统中断和确定其优先次序。在软件控制下,最多支持 224 次独立中断,每次中断均可在 CPU 之间分布,经过硬件确定优先级,然后在操作系统和 TrueZone 软件管理层之间路由。借助虚拟机监控程序,此路由灵活性以及支持虚拟化操作系统中断这一特性赋予了增强解决方案功能所需的其中一个主要功能。

Cortex-A57 MPCore 处理器融合了各种各样的 ARM 技术并由这些技术提供支持,包括系统 IP、物理 IP 和开发工具。ARM Connected Community™ 中的各种 SoC 和软件设计解决方案、工具和服务都是这项技术的有益补充。这为 ARM 合作伙伴提供了一种涵盖全功能开发、验证和生产的方法,增加了设备的吸引力,同时显著缩短了上市时间。

系统 IP

ARM CoreLink™ 互连和内存控制器 IP 解决了在多达 16 个 Cortex-A 系列处理器、高性能媒体处理器和动态内存之间高效移动和存储数据的重大难题,优化了 SoC 的系统性能和功耗。使用 CoreLink 系统 IP,SoC 设计人员可以最大限度地利用内存带宽并缩短静态和动态延迟。同时,ARM&nbsp;<a target="_self" href="[ioID]635A46C2CA044CE58CB142637D8C2CDB">CoreSight</a>™&nbsp;技术不仅为 Cortex-A57 MPCore 处理器所有内核提供完整的片上调试以及相关的实时 trace 可见性,还可降低高质量多处理软件的风险,加快开发速度。新型的 ARM CoreLink CCN-504 cache 一致性网络提供了最大系统带宽和最短延迟。CCN-504 提供符合 AMBA 4 AXI™ 一致性扩展 (ACE) 的端口,以在多个 Cortex-A 系列处理器之间实现完全一致,可以更好地利用 cache 并简化软件开发。此功能对于高带宽应用是必需的,包括需要一致的单核和多核处理器的群集的游戏、服务器和网络。CCN 与 ARM CoreLink 网络互联和内存控制器 IP 相结合,提高了系统性能和能效。

CoreLink CCI-400 cache 一致性互联提供 big.LITTLE 互联,以便包括智能手机和平板电脑处理器在内的客户端应用程序与 Cortex-A53 一起使用。


物理 IP

ARM 物理 IP 平台可提供工艺上得到优化的 IP,从而能够在采用 20 纳米及以下工艺时获得同类最佳的 Cortex-A57 处理器实现。包含适用于 28 纳米技术的高级 ARM 物理 IP 的一组高性能 POP™ IP 支持 Cortex-A57,以快速开发领先的物理实现。ARM 还在很早就着手准备,确保遵循旨在实现 20nm 优化的路线图。POP IP 支持 ARM 旨在提供专用型物理 IP 的战略,以支持合作伙伴获得优化的 ARM 内核实现。ARM 独家拥有同时设计优化包和 Cortex-A57 MPCore 处理器架构的功能,支持组合使用处理器和物理 IP 以在移动功耗包络中提供工作站级性能,并加快上市速度。


工具支持

ARM Development Suite 5 (DS-5™) for ARMv8 完全支持所有 ARMv8 (AArch64) 处理器以及各种第三方工具、操作系统和 EDA 流程。ARM DS-5 软件开发工具独一无二,能够提供的解决方案充分利用完整 ARM 技术组合的优势。ARM Development Studio 5 (DS-5™) 提供了一整套软件工具,用于创建、调试和优化基于 Cortex-A15 MPCore 处理器的系统。它纳入了 DS-5 调试器,该调试器具有强大且直观的图形环境,支持快速调试裸机、Linux 和 Android 本机应用程序。此外,其中包含的全新 ARM Streamline™ 性能分析器简化了软件中的热点识别和内核之间的负载平衡。ARM 编译器已包括针对 Cortex-A57 MPCore 处理器的特定优化,其支持在芯片可用之前进行早期软件开发和基于 ARM 快速模型技术构建的 ARM Versatile™ 参考虚拟平台。


 

图形处理器

Mali™ 系列产品组合可提供完整的图形栈以满足所有嵌入式图形要求,从而使设备制造商和内容开发商能够为范围广泛的消费类设备提供最高质量的尖端图形解决方案。


支持

ARM 培训课程和主动协助现场系统设计咨询服务,可帮助授权使用方高效地将 Cortex-A57 MPCore 处理器集成到其设计中,以实现最高系统性能,同时最大限度地降低风险和缩短上市时间。

 


Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set