Login

Cortex-A9 处理器

Cortex-A9 处理器 Image (View Larger Cortex-A9 处理器 Image)
对于低功耗或散热受限的成本敏感型设备而言,ARM® Cortex®-A9 处理器是高能效、高性能的首选。

目前智能手机、数字电视、消费类和企业应用的数量与日俱增,让我们的生活时时连接。Cortex-A9 可用作单处理器解决方案,与 ARM Cortex-A8 解决方案相比,它使整体性能提升 50% 以上。Cortex-A9 MPCore 提供多达 4 个处理器,在需要的时候,能够实现轻量级的工作量以及峰值性能。它的可配置性和灵活性使得 Cortex-A9 可以扩展到广泛、多样的市场和应用。

Cortex-A9 可提供可综合或硬核实现。ARM 物理 IP 支持针对最低功耗或最高性能进行优化的可综合流量,还可选择以硬核的形式提供,从而最大限度地降低风险,缩短上市时间。改进的 ARM 图形 IP(如 Mali-624)以及 ARM 系统 IP(如 CoreLink NIC-400/301)Network Interconnect 以及 CoreLink DMC-342 动态内存控制器可以实现快速的系统设计。ARM Development Suite 5 (DS-5™) 工具和改进的 CoreSight 调试和 Trace IP(如 CoreSight SoC-400 和用于 Cortex-A9 (DK-A9) 的 CoreSight Design Kit)可实现以广泛的软件体系为依托的即时软件开发。

 


概述

与高性能计算机平台的功耗相比,ARM Cortex-A9 处理器可提供功耗更低的卓越功能,其中包括:

  • 利用高级 MPCore™ 技术,最多可扩展为 4 个一致的内核
  • 通过提高性能、降低功耗来提高能效
  • 提高峰值性能,满足要求更高的应用需求
  • 以低功耗为目标的单核实现,面向成本敏感型设备
  • 可选 NEON™ 媒体和/或浮点处理引擎

Cortex-A9 是高性能的 ARM 处理器,可实现受到广泛支持的 ARMv7 架构的丰富功能。围绕高效率、双超标量、乱序、提供可猜测、长度可变的流水线(8 - 11 级)而设计的 Cortex-A9,凭借范围广泛的消费类、网络、企业和移动应用中的前沿产品所需的功能,可以提供史无前例的高性能和高功效。

Cortex-A9 微型架构支持 16、32 或 64KB 4 路联合 L1 cache 的配置,以及通过可选的L2 cache 控制器而获得的高达 8MB 的 L2 cache 配置。可扩展的多核和单处理器解决方案提供广泛的灵活性,并分别适用于各种应用和市场。下载 Cortex-A9 白皮书

下载 Cortex-A9 白皮书

应用

Cortex-A9 应用范围很广,从手机到高性能的消费类产品和企业产品,例如:

  • 主流智能手机
  • 平板电脑 - 机顶盒
  • 家庭媒体播放器
  • 汽车信息娱乐
  • 家庭网关
  • 第一代 ARM 低功耗服务器

有关 TSMC 40G 和 40LP 工艺的 Cortex-A9 硬核实现

除了单核和多核的软处理器外,Cortex-A9 产品组合还包括两个关于 TSMC 40G 和 40LP 工艺的常用的双核硬核实现

这些硬核实现通过使用一个现成的,同类最佳的解决方案为 SoC 设计师提供最快的上市时间。它们还显著降低实现成本。这些宏利用 ARM 物理 IP POP 以及先进的、积极的低功耗实现技术在小型功耗包络、高密度和散热受限的环境中提供一个高度优化和确定的 PPA。集成的设计能使 SoC 设计人员将时间专注于他们的关键功能。

双 Cortex-A9 TSMC 40G 硬核(功耗优化):在许多散热受限的应用领域(如机顶盒DTV、打印机和其他功能丰富的消费类应用和高密度的企业应用)中,能效极为重要。从标准硅中选择 Cortex-A9 功耗优化硬核实现后,其提供的最高性能达到 4000 DMIPS,而每个 CPU 的能耗不到 250mW。

双 Cortex-A9 TSMC 40LP 硬核(性能优化):此实现经过优化,以低功耗 TSMC40LP 工艺获得最佳的性能。非常适合功耗预算紧张但希望提供高水平的性能和功能的 SoC 操作,该硬核能够提供 1GHz 以上的性能。实现构建的基础是 TSMC40LP 工艺固有的低功耗功能,其强大设计专注于减少漏电和动态功耗,同时维持高性能水平。

该硬核实现包括符合 ARM AMBA 标准的高性能系统组件,可以最大程度地提高数据信号传输速度,同时使能耗和硅面积降到最低。各 Cortex-A9 硬核实现还包括 CoreSight™ 程序 Trace 宏单元 ( PTM ),它使处理器的指令流完全可见,从而使软件社区成员能够开发优化性能的代码。此外,该宏还包括 ARM 高性能 L2 cache 控制器,它支持介于 128K 和 8M 之间的 L2 cache 内存配置。


Cortex-A9
架构 ARMv7-A Cortex
Dhrystone 性能 每个内核 2.50 DMIPS/MHz
多核 1-4 个内核
还提供单核版本
ISA 支持
内存管理 内存管理单元
调试和 trace CoreSight™ DK-A9(单独提供)
CoreSight™ SOC-400(单独提供)

Cortex-A9 功能
Thumb-2 技术

可为传统 ARM 代码提供最高性能,对于存储指令占用的内存,最多可节省 30% 的空间。

Cortex-A9 NEON 媒体处理引擎 (MPE)
(可选)
用于任一 Cortex-A9 处理器的 Cortex-A9 MPE,可提供一个具有 Cortex-A9 浮点单元的性能和功能以及 NEON 高级 SIMD 指令集实现的引擎,以便进一步提高媒体和信号处理功能的速度。MPE 可扩展 Cortex-A9 处理器的浮点单元 (FPU),以提供一个 quad-MAC 以及附加的 64 位和 128 位寄存器集,在每个周期 8 位、16 位和 32 位整型以及 32 位浮点数据量的基础上支持一组丰富的 SIMD 操作。
Cortex-A9 浮点单元 (FPU)
(可选)
在与 Cortex-A9 一起实现时,FPU 可提供与 ARM VFPv3 架构兼容的高性能单精度和双精度浮点指令,该架构与上一代 ARM 浮点协处理器软件兼容。
优化的 1 级 cache 性能和功耗优化的 L1 cache 结合了最低访问延迟技术,可以在最大程度上提高性能和降低能耗。还为实现 cache 一致性提供了增强处理器间通信的选项或支持富 SMP 功能操作系统的选项,以便简化多核软件开发
可选的 2 级 cache 控制器 在高频率设计或需要降低与芯片外内存访问关联的能耗的设计中,最多可对 8 MB cache 内存提供低延迟、高带宽访问

先进的多核技术
侦测控制单元

SCU 是 ARM 多核技术的中央智能单元,负责管理互连、仲裁、通信、cache 之间的传输和系统内存传输、cache 一致性以及支持所有多核技术的处理器的其他功能。Cortex-A9 MPCore 处理器还将这些功能应用到其他系统加速器及非 cache DMA 驱动的主要外围设备,以便通过共享对处理器 cache 层次结构的访问来提高性能并降低系统功耗。这一系统一致性还可降低在各个操作系统驱动程序中维持软件一致性所涉及的软件复杂性。

加速器一致性端口 SCU 上的此 AMBA® 3 AXI™ 兼容的辅助接口为各种系统主机提供了一个互连点,出于总体系统性能、功耗或软件简化的原因,这些接口更易于直接连接 Cortex-A9 MPCore 处理器。该接口可用作标准的 AMBA 3 AXI 辅助接口,它支持所有标准读写事务,而对连接的组件没有任何其他一致性要求。不过,针对一致的内存区域的任何读事务都会与 SCU 交互,以测试所需信息是否已存储在处理器的 L1 cache 内。如果存储在其中,则会将其直接返回到请求组件。如果未存储在 L1 cache 中,则在最后转发到主内存之前还有机会存储在 L2 cache 中。对于针对任何一致的内存区域的写事务,在将写入数据转发到内存系统之前,SCU 会强制其保持一致性。此外,此事务还可分配到 L2 cache,从而消除直接写入对芯片外内存产生的功耗和性能影响。
通用中断控制器 实现标准化、基于架构的中断控制器后,GIC 可提供内容丰富、使用灵活的方式来中断处理器间通信以及路由系统中断和确定其优先次序。在软件控制下,最多支持 224 次独立中断,而且每次中断都能在 CPU 间分布。中断是硬件优先并能够在操作系统和 TrustZone 软件管理层之间路由。
TrustZone® 技术 确保安全应用的可靠实现,适合从数字版权管理到电子支付等应用。获得技术和行业合作伙伴的广泛支持
Jazelle RCT 和 DBX 技术 最多可使即时生产 (JIT) 和提前编译的字节码语言的代码大小缩小 3 倍,同时还支持 Java 指令的直接字节码执行,以便提高传统虚拟机的速度

Cortex-A9 处理器通常与许多其他 IP 块集成,作为许多下一代设备的核心。

系统 IP

系统 IP 组件对于在芯片上构建复杂的系统至关重要,通过利用系统 IP 组件,开发人员可以显著缩短开发和验证周期,从而节省成本并缩短产品的上市时间。


说明 AMBA 总线 系统 IP 组件
高级 AMBA 3 互连 IP AXI NIC-400/301
DMA 控制器 AXI DMA-330
2 级 cache 控制器 AXI L2C-310
动态内存控制器 AXI DMC-340
DDR2/DDR3/DDR3L/LPDDR2 动态内存控制器 AXI DMC-400
静态内存控制器 AXI SMC-35x
TrustZone 地址空间控制器 AXI TZC-380
CoreSight™ Design Kit 多个寄存器 CDK-A9
CoreSight™ SoC 多个寄存器 CoreSight SoC-400
系统 MMU(使用影子页表) AXI MMU-400

媒体处理器
Mali™ 系列产品组合可提供完整的图形栈以满足所有嵌入式图形要求,从而使设备制造商和内容开发商能够为范围广泛的消费类设备提供最高质量的尖端图形解决方案。
Mali-400 GPU 世界上第一个符合 OpenGL ES 2.0 的多核 GPU,提供 2D 和 3D 加速,性能可以扩展至高达 1080p 分辨率
Mali-T624 GPU ARM Mali™-T624 GPU 是第二代 Midgard 系列 GPU,它同时拥有市场领先的图形和 GPU 计算功能。除了性能的提升外,它还扩展了 API 支持,使其包括最近问世首个面向移动设备的 Khronos® OpenGL® ES3.0 和 OpenCLtrade; 完全配置文件。

物理 IP
ARM® 物理 IP 平台可提供工艺上得到优化的 IP,从而能够在采用 40 纳米及以下工艺时获得同类最佳的 Cortex-A9 处理器实现。
标准单元逻辑库 ARM 标准单元库适用于各种不同的架构,可支持所有类型的 SoC 设计的较宽性能范围。设计人员可以选择不同的库,并针对速度、功耗和/或面积优化其设计
内存编译器和寄存器 各种不同的经过硅验证的 SRAMRegister FileROM 内存编译器,它们适用于所有类型的 SoC 设计,包括性能关键应用以及成本敏感和低功耗应用。
接口库 为符合不断变化的系统架构和标准而设计的一系列硅验证接口 IP。通用 I/O专用 I/O、高速 DDR串行接口已经过优化,可通过较少的引脚数提供较高的数据吞吐量性能。

工具支持

所有 ARM 处理器在 ARM Development Studio 5 (DS-5™) 工具套件和范围广泛的第三方工具、操作系统和 EDA 流中都是完全受支持的。ARM DS-5 软件开发工具独一无二,能够提供的解决方案充分利用完整 ARM 技术组合的优势。


 
» 
Cortex-A9 Powered
Go Left
Go Right

Maximise
» 

Help Us Serve You Better

Please help us understand how you use ARM.com by completing this survey. Your input will enable us to improve your overall website experience. Thank you!



Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set