- 无与伦比的性能，2GHz 标准操作可提供 TSMC 40G 硬宏实现
- 以低功耗为目标的单核实现，面向成本敏感型设备
- 利用高级 MPCore 技术，最多可扩展为 4 个一致的内核
- 可选 NEON™ 媒体和/或浮点处理引擎
应用
通过共享以下常见需求，Cortex-A9 处理器可提供满足各种不同市场应用需求的可扩展解决方案，包括移动手机以及高性能的消费类产品和企业产品：
- 通过提高性能、降低功耗来提高能效；
- 提高最高性能，满足要求更高的应用需求；
- 能够在多个设备之间共享软件和工具投资；
Cortex-A9 简介
Cortex-A9 是性能最高的 ARM 处理器，可实现受到广泛支持的 ARMv7 架构的丰富功能。Cortex-A9 处理器的设计旨在打造最先进的、高效率的、长度动态可变的、多指令执行超标量架构，提供采用乱序猜测方式执行的 8 阶段管道处理器，凭借范围广泛的消费类、网络、企业和移动应用中的前沿产品所需的功能，它可以提供史无前例的高性能和高能效。
Cortex-A9 微架构既可用于可伸缩的多核处理器（Cortex-A9 MPCore™ 多核处理器），也可用于更传统的处理器（Cortex-A9 单核处理器）。可伸缩的多核处理器和单核处理器支持 16、32 或 64KB 4 路关联的 L1 高速缓存配置，对于可选的 L2 高速缓存控制器，最多支持 8MB 的 L2 高速缓存配置，它们具有极高的灵活性，均适用于特定应用领域和市场。
下载 Cortex-A9 白皮书
Cortex-A9 MPCore 多核处理器 | |
|---|---|
Cortex-A9 单核处理器 | |
Cortex-A9 处理器提供了史无前例的高性能和高能效，从而使其成为需要在低功耗、成本敏感、基于单核处理器的设备中提供高性能的所有设计的理想解决方案。使用便利的可合成流和 IP 成品，Cortex-A9 处理器可为基于 ARM11™ 处理器的现有设计提供理想的升级途径，这类设计需要在相似的硅成本和电源预算基础上提供更高的性能和更高级别的能效，同时使软件环境保持兼容。Cortex-A9 单核处理器为独立指令和数据事务提供了双重、低延迟、Harvard 64 位 AMBA® 3 AXI™ 主接口，在内存的缓存区域之间复制数据时，它能够维持每五个处理器周期执行四次双字写入。 | |
Cortex-A9 的 TSMC 40G 硬宏实现 | |
除了单核和多核软宏外，常用的双核配置也可用作 TSMC 40G/GL 工艺的硬宏实现，从而最大程度地缩短高性能 Cortex-A9 处理器的上市时间，降低与其上市关联的风险和成本。利用优化的 ARM 物理 IP 和先进的实现技术，该硬宏可用作功率优化实现或性能优化实现 速度优化：速度优化硬宏实现可向系统设计人员提供行业标准 ARM 处理器的整合低功率技术，从而使 ARM 的性能领先优势进一步延伸到紧凑、高密度和散热受限的环境所需的功率包络中的高利润消费类设备和企业设备。从标准硅中选择该硬宏实现后，它的运行频率超过 2GHz，代表了面向性能的高利润应用中的理想解决方案。 功率优化：在许多散热受限的应用领域（如机顶盒、DTV、打印机和其他功能丰富的消费类应用和高密度的企业应用）中，能效极为重要。从标准硅中选择 Cortex-A9 功率优化硬宏实现后，其提供的最高性能达到 4000 DMIPS，而每个 CPU 的能耗不到 250mW。 该硬宏实现包括符合 ARM AMBA 标准的高性能系统组件，可以最大程度地提高数据通信速度，同时使能耗和硅面积降到最低。各 Cortex-A9 硬宏实现还包括 CoreSight™ 程序跟踪宏单元 (PTM)，它使处理器的指令流完全可见，从而使软件社区成员能够开发优化性能的代码。此外，该宏还包括 ARM 高性能 L2 高速缓存控制器，它支持 L2 高速缓存内存介于 128K 和 8M 之间的配置。 | |
