Cortex-A8 处理器

ARM Cortex™-A8 处理器基于 ARMv7 体系结构，能够将速度从 600MHz 提高到 1GHz 以上。Cortex-A8 处理器可以满足需要在 300mW 以下运行的移动设备的功率优化要求；以及需要 2000 Dhrystone MIPS 的消费类应用领域的性能优化要求。

为什么选择 Cortex-A8？

性能

规格

相关产品

资源

概述

Cortex-A8 高性能处理器在如今的终端设备中得到了验证。从高端特色手机到上网本、DTV、打印机和汽车信息娱乐，Cortex-A8 处理器都提供了可靠的高性能解决方案，每年发货数百万台。

该处理器特别适合高性能应用领域。

频率从 600MHz 到 1GHz 及以上
高性能、超标量微体系结构
用于多媒体和 SIMD 处理的 NEON™ 技术
与 ARM926、ARM1136 和 ARM1176 处理器的二进制兼容性

应用

Cortex-A8 设计用来满足需要高性能、高功效、经常集成 Web 连接的市场需求，其中包括：

产品类型	应用
智能手机	运行全功能移动操作系统的应用型处理器
上网本	运行桌面操作系统的高功效主处理器
机顶盒	用于管理富操作系统、多格式 A/V 和 UI 的主处理器
数字电视	用于管理富操作系统、UI 和浏览器的处理器
家庭网络	系统管理的控制处理器
存储网络（HDD、SSD）	用于管理通信流的控制处理器
打印机	高性能集成处理器

高性能

在复杂系统中运行的高性能处理器

对称、超标量管道，以便获得完全双指令执行功能
通过高效、深管道获得高频率
高级分支预测单元，具有 95% 以上准确性
集成的 2 级高速缓存，以便在高性能系统中获得最佳性能

媒体处理

通过 NEON 技术在软件中进行媒体处理

128 位 SIMD 数据引擎
v6SIMD 的 2 倍性能
通过高效媒体处理节约功耗
灵活处理将来的媒体格式
通过 Cortex-A8 上的 NEON 技术可以在软件中轻松集成多个编解码器
增强用户界面

	65nm LP 工艺		65nm G+ 工艺
	优化	合成	优化	合成
频率 (MHz)	600	500	1 GHz	750
频率条件	在 ss、1.08v、125 C		在 SS、0.9v、125C
面积（带 L1 高速缓存） (mm2)	<4	<4	<4	<4
高速缓存大小 (I/D)	32K/32K	32K/32K	32K/32K	32K/32K

Advantage RAMS 的优化实例
面积包括 L1 RAMS、L2 控制。
不包括 NEON、ETM、L2 RAMS
使用 12T RVt 单元、50ps 时钟抖动、10%OCV 进行的频率估计
最坏情况 SI

规格

Cortex-A8
体系结构	ARMv7-A Cortex
Dhrystone 性能	2.0 DMIPS / MHz
多核	否 – 仅单核
ISA 支持	ARM Thumb^®-2/ Thumb NEON™ VFPv3 浮点
内存管理	内存管理单元 (MMU)
调试和跟踪	CoreSight DK-A8（单独提供）

Cortex-A8 功能	功能说明
NEON	128 位 SIMD 引擎支持高性能媒体处理。将 NEON 用于某些音频、视频和图形工作负荷可以减轻跨 SoC 支持多个专用加速器的负担，并且使系统可以支持将来的标准
优化的 1 级高速缓存	1 级高速缓存在单循环访问时间紧密集成到处理器中。该高速缓存将最低访问延迟与哈希方式确定性结合在一起，可以在最大程度上提高性能和降低功耗。
集成的 2 级高速缓存	2 级高速缓存集成到内核中，以实现轻松集成、高功效和最佳性能。该高速缓存使用标准编译的 RAM 构建，可配置范围从 0K 到 1MB。该高速缓存可以使用编译的内存构建，具有可编程延迟，以适应不同的数组特征
Thumb-2 技术	可为传统 ARM 代码提供最高性能，对于存储指令占用的内存，最多可节省 30% 的空间。
动态分支预测	为了最大程度地降低分支错误预测的危害，动态分支预测器跨各种行业基准实现 95% 的准确性。可以通过分支目标和全局历史记录缓冲区启用预测器。重放机制将漏测危害降到最低。
内存管理单元	完整的 MMU 使 Cortex-A8 可以在各种应用程序中运行富操作系统
Jazelle-RCT 技术	RCT Java 加速技术可以优化即时生产 (JIT) 和动态自适应编译 (DAC)，以及将内存占用空间减少高达三倍
内存系统	针对高功效和高性能进行了优化。 L1 高速缓存中的散列数组限定仅当可能需要内存时才激活它们。集成的、可配置 L2 高速缓存与用于数据流的 NEON 媒体单元之间的直接接口。存储的 L2 高速缓存设计，一次仅允许一个存储体。对 L3 内存的多个未决事务的支持，以充分使用 CPU。
TrustZone 技术	允许安全事务和数字版权管理 (DRM)

处理器旨在与其他 IP 块集成，包括互连 IP、内存控制器和图形处理器。

系统 IP

系统 IP 组件对于在芯片上构建复杂的系统至关重要，通过利用系统 IP 组件，开发人员可以显著缩短开发和验证周期，从而节省成本并缩短产品的上市时间。

说明	AMBA 总线	系统 IP 组件
高级 AMBA 3 互连 IP	AXI	NIC-301, PL301
动态内存控制器	AXI	DMC-34x
适应验证 IP	AXI	AVIP
DMA 控制器	AXI	DMA-330
CoreSight™ 嵌入式调试和跟踪	ATB	DK-A8

媒体处理器
Mali™ 系列产品组合可提供完整的图形栈以满足所有嵌入式图形要求，从而使设备制造商和内容开发商能够为范围广泛的消费类设备提供最高质量的尖端图形解决方案。
Mali-400 GPU	世界上第一个符合 OpenGL ES 2.0 标准的多核 GPU，可提供 2D 和 3D 加速，性能最高可以扩展到 1080p 分辨率
Mali-200 GPU	高性能图形处理器，可提供高级 2D 和 3D 加速。支持 OpenGL ES 2.0
Mali-55 GPU	世界上最小且功效最高的 GPU，对大多数成本敏感市场引入硬件图形加速。
Mali-VE6	高清晰度视频引擎支持各种不同的编解码器，包括所有蓝光和 DVD 标准、H.264 HP、VC-1 AP、MPEG-2 MP 以及其他常用视频和静止图像编解码器，如 MPEG-4 ASP、DivX、H.263 和 (M)JPEG。
Mali-VE3	标准清晰度视频引擎完全支持 H.264 基本配置文件，编码和解码最高达到 D1 分辨率：NTSC (720x480) 可达 30 fps，PAL (720x576) 可达 25 fps。标准清晰度视频引擎完全支持 H.264 基本配置文件，编码和解码最高达到 D1 分辨率：NTSC (720x480) 可达 30 fps，PAL (720x576) 可达 25 fps。

物理 IP
ARM^® 物理 IP 平台可提供工艺上得到优化的 IP，从而能够在采用 40nm 及以下工艺时获得同类最佳的 Cortex-A8 处理器实现。
标准单元逻辑库	ARM 标准单元库适用于各种不同的体系结构，可支持所有类型的 SoC 设计的较宽性能范围。设计人员可以选择不同的库，并针对速度、功耗和/或面积优化其设计
内存编译器和寄存器	各种不同的经过硅验证的 SRAM、寄存器文件和 ROM 内存编译器，它们适用于所有类型的 SoC 设计，包括性能关键应用以及成本敏感和低功耗应用。
接口库	为符合不断变化的系统体系结构和标准而设计的一系列硅验证接口 IP。通用 I/O、专用 I/O、高速 DDR 和串行接口已经过优化，可通过较少的引脚数提供较高的数据吞吐量性能。