CoreSightトレース メモリ コントローラは、すべての開発フェーズに対してコスト効果の高いリアルタイム トレースを提供します。
トレース メモリ コントローラ（TMC）は、最終製品に至るまでのすべての製品開発の全段階でリアルタイム トレースを費用効率よく管理および提供するためのさまざまなトレース収集ソリューションを提供します。
TMCでは、リアルタイム トレースのエクスポートまたはオンチップへのキャプチャを以下のとおりサポートしています。
| モード | 用例 | 利点 |
| トレース ポート（TPIU）を介したリアルタイム ストリーミング | 専用トレース ポートを介してリアルタイム トレースをエクスポートします。 | すべてのSoCトレース マクロセルに対して、オフ チップおよび高帯域幅リアルタイム トレースを提供します。 |
| デバッグ インタフェース（JTAGまたは2ピンシリアル ワイヤ デバッグ）を介したリアルタイム ストリーミング | リアルタイム低帯域幅システム トレースをエクスポートします。 | 最終製品における生産シリコンのシステム レベルのデバッグと最適化によって、システム調整、エラー分析、およびメンテナンスを実行します。 |
| SoC I/Oコントローラを介したリアルタイム ストリーミング | 専用または共有のI/Oコントローラを介してリアルタイム トレースをエクスポートします。 | 高速シリアル トレース ポートを実装した場合は、ギガビット シリアル ポートを使用してリアルタイム トレースをエクスポートできます。 機能I/Oコントローラを実装した場合、SoCリソースの再利用が可能で、専用のトレース ポートは不要です。 |
| システム メモリ（数MB）を使用したトレース キャプチャ オンチップ | ソフトウェアおよびOSによってリアルタイム トレース用に数MBのシステム メモリを割り当てることができます。 | 専用トレース ポートの必要性をなくし、製品のデバッグと最適化のためにソフトウェア開発者が必要に応じてシステム メモリを使用できるようにします。 |
| 専用SRAM（数KBのSRAMを備えたETB）を使用したトレース キャプチャ | トレースをキャプチャするための専用SRAM | トレース ポートが利用できない時、トレースを提供します。システム メモリの侵入は発生しません。 |
トレース オーバーフローを減らし、トレース ポート サイズを小さくするトレース メモリ コントローラ
SoCトレース ソース（CPUトレース、システム トレース）によって生成される帯域幅は、時間と共に変化し、長期間の平均およびピークは実行されるコードとシステム インストルメンテーションに依存します。多くのアプリケーションにとってトレースを失うことは許容されないため、これらのピークをサポートするためにトレース ポートをオーバーエンジニアリングする必要があります。
TMCでは新しいFIFOモードが採用されているため、長期間にわたってトレースを平均化できます。これにより、オーバーフロー（トレースの損失）のリスクが減り、より小さいトレース ポートが可能になるため、費用効率よくトレースを実装できるようになります。
