Login

Cortex-Rシリーズ プロセッサ用CoreSight

Cortex-Rシリーズ プロセッサ用CoreSight Image (View Larger Cortex-Rシリーズ プロセッサ用CoreSight Image)
高性能なディープ エンベデッド アプリケーション向けに、Cortex-Rシリーズ プロセッサ用CoreSightは、最適化された高品質なエンベデッド製品の開発に必要なオンチップ デバッグおよびリアルタイム トレースのリソースすべてをエンベデッド ソフトウェア開発者に提供します。
 


大容量ストレージ、自動車、プリンタなど、リアルタイムのエンベデッド市場では、リアルタイム ソフトウェアが動作する状態をターゲットの動作に影響を与えずに監視できることが重要な要件となります。

当初リアルタイムエンベデッド市場向けに導入されたCoreSight CPUEmbedded Trace Macrocell(ETM)は、製品開発サイクルの重要な要素で、ARMアーキテクチャ上で高品質で高性能なリアルタイム エンベデッド ソフトウェアを開発する手段を大規模なOEM エンベデッド ソフトウェア コミュニティに提供します。

 ETMの成功とARMのリアルタイム トレースの経験の上に構築されたCortex-Rシリーズ プロセッサ用CoreSightは、エンベデッド アプリケーション向けのSoCレベルのデバッグとリアルタイムのトレースを完備しています。


Cortex-Rシリーズ用CoreSightは、高性能ディープ エンベデッド アプリケーション向けに制御と可視性を提供するSoCレベルのソリューションです。

デバッグ

CoreSightデバッグ アクセス ポートは、外部デバッガによるプロセッサおよび内部システム バス(メモリ バスなど)へのアクセスを可能にする高性能なデバッグ アクセス ポートです。 DAPは、従来のJTAGと高性能2ピン デバッグ インタフェース(シリアル ワイヤ デバッグ)をサポートする混合型のデバッグ ポートを提供します。

DAPモード ピン数   公称周波数
シリアル ワイヤ デバッグ 

2

 > 100Mhz

JTAG

3

 ~50 MHz

トレース マクロセルおよびETM帯域幅

Cortex-R用CoreSight CPUトレース マクロセルは、高度に圧縮されたリアルタイム トレースを提供して、プロセッサ上で実行されるソフトウェアの動作をエンベデッド ソフトウェア開発者が、リアルタイムで監視できるように設計されています。 CPUトレース マクロセルの主な性能特性を次に示します。

特性  性能 
Cortex-Rのトレース帯域幅

詳細なベンチマークについては、ARMまでお問い合わせください。 

動作周波数    プロセッサ クロックと同じ。詳細については、Cortex-Rのパフォーマンスを参照してください。 
ゲート数(NAND2.1と同じ) CPUトレース マクロセルは、プロセッサ ゲート数の10~20%です。

CoreSight SoCコンポーネント、トレース ポート、およびETBサイズ

CoreSight SoCコンポーネントは、ダイ サイズとピン数の最小化を実現するSoCレベルのデバッグ&トレースのソリューション一式を提供します。すべてのCoreSight SoCコンポーネント アーキテクチャは、最新のSoC設計(複数電源&クロック ドメイン、セキュリティで保護されたSoCなど)をサポートしています。

CoreSight SoCコンポーネントの主な性能特性を次に示します。

特性  パフォーマンス
動作周波数  400 MHz、65 nm LP上(ティピカル)
250 MHz、90 nm上
複数クロックおよび電源ドメインのサポート
 ゲート数(NAND2.1と同じ)  最大40キロゲートで完全なデバッグとマルチコア トレース(TPIU + ETB)を達成

トレース ポート サイズ(トレース ポート インタフェース ユニット)

CoreSightでは、すべてのトレース ソースを単一のトレース ストリームにマージすることにより、トレース ポートを1つにまとめることが可能です。

トレース ポートのサイズは、トレース ソースによって生成されるトレース帯域幅とトレースの性質に依存します。一部のトレース ソースはデータ バーストを生成し、より幅広のトレース ポートを必要とするピーク帯域幅を生成する場合があります。

他のプロセッサのトレース ポートに関する詳細なベンチマークについては、ARMまでお問い合わせください。

参考として、Cortex-R4のベンチマークの結果、以下が実証されています。

  • 一般に、リアルタイムのサイクルに厳密でないプログラム トレースをストリームするには、CPU周波数で動作する4ビット データ トレース ポートで十分です。
    400 MHz動作のCortex-R4システムの場合は、200 MHz(DDR)で動作する4ビットのデータ トレース ポートが該当します。
  • 一般に、リアルタイムの完全な命令およびデータ トレースをストリームするには、CPU周波数で動作する16ビット データ トレース ポートで十分です。
    400 MHz動作のCortex-R4システムの場合は、200 MHz(DDR)で動作する16ビットのデータ トレース ポートが該当します。

Embedded Trace Buffer(ETB)

(最終製品における厳しいIO制約などの理由で)専用のポートを実装できない場合、CoreSight ETBを使用してトレースデータをチップ内に保持できます。
ETBを使用すると、高帯域幅トレースをオンチップでキャプチャできます。 トレース キャプチャは、特定のトリガまたはフィルタ条件に基づいてユーザが定義します。

詳細なベンチマークについては、ARMまでお問い合わせください。

参考として、Cortex-R4の場合の情報を示します。

  • 4 KBのETBに約25,000個の実行された命令のトレース情報を保存できます。
  • 8 KBのETBに約4,000個の実行された命令の完全なプログラムおよびデータ トレースを保存できます。

 


Cortex-R用CoreSightデザイン キット

CoreSightデザイン キットは、次のコンポーネントから構成されます。

コンポーネント 概要
デバッグ アクセス ポート 複数の電源およびクロック アイランドにわたってSoC内のコアおよびバスへのデバッガ アクセスを提供して、メモリへの非常に高速な直接ダウンロードを可能にします。
Embedded Cross Trigger 複数のコアにわたってデバッグとトレースを同期化します。
Embedded Trace Macrocell フルスピードで実行しているARMプロセッサのサイクルに厳密な命令およびデータ トレースを非侵襲的に生成します。
トレース ファネル       複数のトレース ソースを結合します。
Embedded Trace Buffer 32ビット データ幅で高速にトレース データをオンチップに格納できるため、専用のトレース ポート ピンや外部トレース コレクション ユニットが不要になります。
トレース ポート インタフェース ユニット コアと非同期の周波数で、2~34ピンを介してトレース データをオフ チップに転送します。 高レベルで低帯域幅のソフトウェア生成トレースのためのインストルメンテーション トレース マクロセルです。
シリアル ワイヤ デバッグ 5/6ピンのJTAGインタフェースを置き換える、マルチドロップ サポートを含む高性能の2ピン デバッグ ポートです。
シリアル ワイヤ ビューア  1本のピンによるインストルメンテーション トレースの出力です。
統合キット     設計者が独自のCoreSightサブシステムを簡単に検証できるRTLテスト ベンチ、テスト ベクタ、およびドキュメント一式が含まれています。

ライセンス提供可能なCortex-Rプロセッサ ファミリ用CoreSightデザイン キット:

 CoreSightデザイン キット   ARMプロセッサとの互換性 トレース マクロセルが付属
 CDK-R4      Cortex-R4  ETM-R4

高速シリアル トレース ポート(HSSTP)

高速シリアル トレース ポート(HSSTP)アーキテクチャは、OEMやシリコン プロバイダがトレース専用のシリアル高速ポートを標準化できるようにすることを目的として、ARMによって定義されています。
HSSTPアーキテクチャは、ARM Web サイト(download HSSTP specification)から無料でダウンロードできます。このアーキテクチャは、現在複数の主要ツール ベンダでサポートされています。

HSSTPの詳細については、ARMまでお問い合わせください。


 プロセッサ

関連製品 CoreSight製品 利点
Cortex-R4 Cortex-R4用CoreSightデザイン キット(CDK-R4) Cortex-R4プロセッサ用の完全なデバッグおよびリアルタイム トレース ソリューション

 

 ツール

関連製品

CoreSight製品の特徴 

利点
RealView Development Suite Professional CoreSight ETM-R4、クロス トリガ、トレース ファネル、Embedded Trace Buffer(ETB)、トレース ポート、デバッグ アクセス ポート、およびシリアル ワイヤ デバッグ。 RealView Debuggerは、複数のCPUの同期デバッグを含め、Cortex-R4プロセッサのデバッグ&トレース分析をサポートします。
RealView ICE CoreSightデバッグ インフラストラクチャ: シリアル ワイヤ デバッグ、デバッグ アクセス ポート、クロス トリガ。 シングル/マルチコア システムのデバッグのためのJTAGまたはシリアル ワイヤ デバッグ接続を使用した高度なデバッグ機能を備えた実行制御ユニット。 CoreSight DAPを使用して、RVIは最高1.45 Mbyte/sのコードの高速ダウンロードを実現します。
RealView Trace CoreSight ETM-R4、トレース ファネル、およびトレース ポート。 RealViewトレース キャプチャ ユニットは、480 MHzトレース クロック動作時に最大32ビットでターゲット システムから高速ストリーミング トレースを収集します。


 
» 
Powered 5527
Go Left
Go Right

Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set