Login

Cortex-Aシリーズ プロセッサ用CoreSight

Cortex-Aシリーズ プロセッサ用CoreSight Image (View Larger Cortex-Aシリーズ プロセッサ用CoreSight Image)
ARM Cortex™-Aシリーズ プロセッサ用CoreSight™は、Cortex-Aアプリケーション プロセッサ プラットフォームの最適化とデバッグに必要なオンチップ デバッグおよびリアルタイムのトレース リソースすべてを、エンベデッド ソフトウェアやアプリケーションの開発者に提供します。

 

 


Cortex-Aシリーズ プロセッサ(Cortex-A9Cortex-A8Cortex-A5)用CoreSightデザイン キットは、優れたパフォーマンスと低エネルギー消費を両立しつつ、OSを実行しアプリケーションをターゲットとする高度なプラットフォームを最適化およびデバッグするための完全なインフラストラクチャを提供します。

異種高性能マルチコア システムのデバッグとトレース用の設計

以下は、 Cortex-Aシリーズ プロセッサ用CoreSightデザイン キットの特長です。

 ピン数の削減による可視性の向上

リアルタイムの可視性を備えた強力なマルチコアの対話型デバッグ

Cortex-Aシリーズ プロセッサ用CoreSightは、ピン数が少ないCortex-Aプロセッサ ベースのSoCの制御(デバッグ)と観察(トレース)機能を開発者に提供します。
Cortex-Aプロセッサのデバッグと実行時制御はシリアル ワイヤ デバッグ テクノロジまたはJTAGを使用して、わずか2ピンで実行できます。これは、高度に圧縮されたコアのリアルタイム トレースやその他のシステム トレースをオンチップでキャプチャする(ETB)か、専用のトレース ポートからエクスポート(TPIU)できます。

 

CoreSight DAPおよびEmbedded Cross Triggeringを使用して、開発者は、強力な対称型および非対称型マルチコア デバッグと実行時制御を実行しつつ、ソフトウェアとハードウェアのインタラクションの分析、最適化、およびデバッグ用タイムスタンプ付きのCPUまたはシステム トレースを収集できます。

マルチコアSoCでのプログラム実行の可視性

高性能、低エネルギー消費、およびセキュリティで保護されたシステムの可視性

Cortexプロセッサ用CoreSightトレース マクロセルは、ソフトウェアがプラットフォームで実行される状態についての重要な情報をソフトウェア開発者に提供します。 すべてのCortex-Aトレース マクロセルはOSを認識するため、開発ツールでOS認識のデバッグと最適化を実行できます。

 

CoreSightテクノロジは、最高性能のプロセッサをサポートしつつ、エネルギー消費を最小化するように設計されています。 CoreSightテクノロジは、複数クロックおよび電源ドメインのデバッグとリアルタイムのトレースを可能にして、電力効率の最も優れたデバッグとトレースのソリューションを実装する柔軟性をSoCの設計者に提供します。
CoreSightでは、セキュリティで保護されたデバッグとトレースの提供が可能であり、信頼できるユーザに対してのみ、保護された機能と情報の可視性を提供できます。

SoCのライフ サイクルにわたってさまざまなユーザに価値を提供

再利用および標準化

CoreSightテクノロジはSoCのライフ サイクルを通して使用されているため、シリコン サプライヤやOEMのコスト削減と開発リスクの軽減につながります。 CoreSightはSoCの他のコンポーネントにも利用できるので、パートナーは、デバッグとトレースのコストを削減すると同時に、さまざまなプラットフォームの標準フレームワークを装備できます。 パートナーはCoreSightアーキテクチャの仕様に従って、自社製のデバッグ コンポーネントやトレース コンポーネントをCoreSightに統合できます。
Learn how CEVA DSPでCoreSightテクノロジのサポートに関する記事を読む

CoreSightテクノロジは、携帯電話、モバイル機器、セットトップ ボックス、ウルトラ ポータブル スマートブックなどの多くの最終製品で、ソフトウェア開発者やハードウェア開発者にオンチップの可視性を提供します。

Qt開発者がCoreSightトレースを使用してQtのパフォーマンスを最適化している方法について公開されている例 

SoCのライフ サイクルにわたってさまざまなユーザに価値を提供

最終製品の主要OEMによって支持されたCortex-Aシリーズ プロセッサ用CoreSightテクノロジは、SoCのライフ サイクルのすべてのフェーズでさまざまなユーザ グループに価値を提供します。

主なユーザ グループ

CoreSightテクノロジによって実現または促進される主な作業

エンベデッド ソフトウェアやミドルウェア ソフトウェアの開発者

  • ドライバの開発と最適化。CPUトレースを使用してSoC上でのソフトウェアの実行をリアルタイムで監視
  • 新しいプラットフォームでのOSポートおよびデバッグ、CPUトレースとソフトウェアのインストルメンテーションを使用したOSおよびミドルウェアの最適化
  • OS実行時のプラットフォームの最適化

 アプリケーション開発者   

  • トレースまたはパフォーマンス カウンタを使用したOS上で実行されているアプリケーションの最適化
  • SoCに対するアプリケーションの影響(電力、パフォーマンス)の分析

 製品エンジニア   

  • 最終製品のフィールド エラー分析
  • 製品のデバッグおよびメンテナンス

ハードウェア エンジニア

  • アプリケーションプログラムによるハードウェアのデバッグと最適化(メモリ システムのデバッグと分析、インターコネクト解析など)

SoCアーキテクト   

  • 最終製品で収集したトレースに基づく既存のSoCの分析
  • 既存のトレースを使用したアーキテクチャの探索と最適化


Cortex-Aシリーズ用CoreSightは、ハイエンドSoCプラットフォーム向けに制御と可視性を提供するSoCレベルのソリューションです。

デバッグ

CoreSightデバッグ アクセス ポートは、外部デバッガによるコアおよび内部システム バス(メモリ バスなど)へのアクセスを可能にする高性能なデバッグ アクセス ポートです。 DAPは、従来のJTAGと高性能2ピン デバッグ インタフェース(シリアル ワイヤ デバッグ)をサポートする混合型のデバッグ ポートを提供します。

DAPモード

ピン数 

ティピカル周波数

シリアル ワイヤ デバッグ

 2

> 50 MHz

JTAG

4-6

50 MHz

トレース マクロセルおよびETM帯域幅

CoreSight CPUトレース マクロセル(ETMおよびPTM)は、高度に圧縮されたリアルタイム トレースを提供して、プロセッサ上で実行されるソフトウェアを開発者がリアルタイムで監視できるように設計されています。 CPUトレース マクロセルの主な性能特性を次に示します。

特性

性能 

トレース帯域幅
(平均値)

  • 1命令あたり0.3ビットまで圧縮(サイクルに厳密でない命令トレースの場合)。

ARM CPUトレース マクロセルによって生成されるトレース帯域幅は、トレースする内容(命令のみのトレース、データのトレース)、プロセッサ、および実行するソフトウェアによって異なります。 詳細なベンチマークについては、ARMまでお問い合わせください。

動作周波数   

プロセッサ クロックと同じく、ARMによって最大2 GHzの動作が確認されています。詳細については、Cortex-Aのパフォーマンスを参照してください。

ゲート数(NAND2.1と同じ)

Cortex-Aトレース マクロセルのゲート数は、実装されるトレース アーキテクチャによって異なります。通常は、次のような数になります。

  • CPUトレース マクロセルは、プロセッサ ゲート数の10~20%です。

詳細なベンチマークについては、ARMまでお問い合わせください。

CoreSight SoCコンポーネント、トレース ポート、およびETBサイズ

CoreSight SoCコンポーネントは、低シリコン オーバーヘッドとピン数の最小化を実現する完全なSoCレベルのデバッグ&トレース ソリューションを提供します。 すべてのCoreSight SoCコンポーネントは、最新のSoC設計手法(複数電源&クロック ドメイン、セキュリティなど)をサポートするように設計されています。
以下は、 CoreSight SoCコンポーネントの主な性能特性です。

 特性 

 性能

動作周波数 

400 MHz、65 nm LP上(ティピカル)
250 MHz、90 nm上
複数クロックおよび電源ドメインのサポート

ゲート数
NAND2.1と同じ
最大40キロゲートで完全なデバッグとマルチコア トレース(TPIU + ETB)を達成

トレース ポート サイズ(トレース ポート インタフェース ユニット)

CoreSightテクノロジでは、すべてのトレース ソースを単一のトレース ストリームにマージすることにより、トレース ポートの数をシングル ポート1つに減らすことが可能です。

トレース ポートのサイズは、トレース ソースによって生成されるトレース帯域幅とトレースの性質に依存します。一部のトレース ソースはデータ バーストを生成し、幅広のトレース ポートを必要とするピーク帯域幅を生成する場合があります。

参考までに、Cortex-A9のベンチマークの結果、リアルタイムの完全なプログラム トレース(サイクルに厳密でない)を提供するには、CPU周波数で動作する2ビット データ トレース ポートで通常は十分であることが実証されています。 これは、1 GHz動作のCortex-A9プロセッサであれば、250 MHzトレース クロック(DDR)で動作する4ビットのデータ トレース ポートが必要になることを示します。

他のプロセッサのトレース ポートに関する詳細なベンチマークについては、ARMまでお問い合わせください。

Embedded Trace Buffer(ETB)

(最終製品における厳しいIO制約などの理由で)専用のトレース ポートを実装できない場合、CoreSight ETBを使用してトレースをオンチップに保持できます。ETBを使用すると、高帯域幅トレースをオンチップでキャプチャできます。 トレース キャプチャは、特定のトリガおよびフィルタ条件に基づいてユーザが定義します。

他のプロセッサのETBサイズに関する詳細なベンチマークについては、ARMまでお問い合わせください。


参考として、Cortex-A9の場合、4 KBのETBに約125,000サイクルのトレース情報を保存できます。 マルチプロセッサ設計には、CPUごとに4 KBのETBメモリを実装することをお勧めします。


CoreSightデザイン キットは、次のコンポーネントから構成されます。

コンポーネント 概要
デバッグ アクセス ポート

複数の電源およびクロック アイランドにわたって、SoC内のコアおよびバスへのデバッガ アクセスを提供して、メモリへの非常に高速な直接ダウンロードを可能にします。

Embedded Cross Trigger
複数のコアにわたってデバッグとトレースを同期化します。
プログラム トレース マクロセル
(Cortex-A9)

フルスピードで実行されているARMプロセッサのサイクルに厳密な命令トレースを非侵襲的に生成します。
エンベデッド トレース マクロセル
Cortex-A5Cortex-A8

フルスピードで実行しているARMプロセッサのサイクルに厳密な命令およびデータ トレースを動作に影響を与えずに生成します。 
トレース ファネル
複数のトレース ソースを結合します。
Embedded Trace Buffer
32ビット データ幅で高速にトレース データをオンチップに格納できるため、専用のトレース ポート ピンや外部トレース コレクション ユニットが不要になります。
トレース ポート インタフェース ユニット
コアと非同期の周波数で2~34ピンを介してトレース データをオフ チップに転送します。 高レベルで低帯域幅のソフトウェア生成トレースのための、インストルメンテーション トレース マクロセルです。
シリアルワイヤデバッグ
5/6ピンのJTAGインタフェースを置き換える、マルチドロップ サポートを含む高性能の2ピン デバッグ ポートです。
シリアル ワイヤ ビューア 
1本のピンによるインストルメンテーション トレースの出力です。
統合キット
設計者が独自のCoreSightサブシステムを簡単に検証できるRTLテスト ベンチ、テスト ベクタ、およびドキュメント一式が含まれています。

 

ライセンス提供可能なCortex-Aプロセッサ ファミリ用CoreSightデザイン キット:

CoreSightデザイン キット   ARMプロセッサとの互換性   トレース マクロセルが付属 
 CDK-A5  Cortex-A5  ETM-A5
 CDK-A9 Cortex-A9
(シングル プロセッサとマルチ プロセッサ)
 PTM-A9
 CDK-A8   Cortex-A8 Cortex-A8の内蔵部


プロセッサ

関連製品 CoreSight製品 利点
Cortex-A9 UP & MP    Cortex-A9用CoreSightデザイン キット(CDK-A9) Cortex-A9プロセッサ用のシングル/マルチコア デバッグとリアルタイム トレースを完備したソリューション
Cortex-A8    Cortex-A8用CoreSightデザイン キット(CDK-A8) Cortex-A8プロセッサ用の完全なデバッグおよびリアルタイム トレース ソリューション
Cortex-A5 UP & MP Cortex-A5用CoreSightデザイン キット(CDK-A5)  Cortex-A5プロセッサ用のシングル/マルチコア デバッグとリアルタイム トレースを完備したソリューション

 

ツール

関連製品

CoreSight製品の特徴

利点
ARMプロファイラ  サイクルに厳密なプログラム トレースを抽出するためにCoreSight CPUトレース マクロセルが使用されています。 実行されたコードの統計情報およびカバレッジ結果を生成します。 事実上、時間(日数)制限のないソフトウェア パフォーマンスの非侵入型の分析を可能にします。
RealView Development Suite Professional CoreSightトレース マクロセル、クロス トリガ、トレース ファネル、Embedded Trace Buffer、トレース ポート、デバッグ アクセス ポート、およびシリアル ワイヤ デバッグ。 RealView Debuggerは、複数のCPUの同期デバッグを含め、すべてのARM CPUプロセッサのデバッグ&トレース分析をサポートします。
RealView ICE CoreSightデバッグ インフラストラクチャ: シリアル ワイヤ デバッグ、デバッグ アクセス ポート、クロス トリガ。 シングル/マルチコア システムのデバッグのためのJTAGまたはシリアル ワイヤ デバッグ接続を使用した高度なデバッグ機能を備えた実行制御ユニット。 CoreSight DAPを使用して、RVIは最高1.45 Mbyte/sのコードの高速ダウンロードを実現します。
RealView Trace CoreSightトレース マクロセル、トレース ファネル、およびトレース ポート。 RealViewトレース キャプチャ ユニットは、480 MHzトレース クロック動作時に最大32ビットでターゲット システムから高速ストリーミング トレースを収集します。


CoreSight入門

CoreSightテクノロジ全般と、CoreSightをシステムに適用する方法については、 『CoreSight ™ Technology SystemDesign Guide』を参照してください。

各CoreSight SoCコンポーネントに関する情報

CoreSight SoCのページを参照するか、 『CoreSight™コンポーネント テクニカル リファレンス マニュアル』をお読みください。

 
» 
Powered 5507
Go Left
Go Right

Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set