Login

ARM The Architecture For The Digital World  

プロセッサIP向けDesignStart

プロセッサIP向けDesignStart Image

世界をリードするプロセッサIPを手軽に利用

DesignStart™は、ARM IPに対する包括的なオンライン アクセスを提供する、世界のプレミアIPアクセス ポータルです。

プロセッサIP向けDesignStartポータルでは、Cortex-M3プロセッサのシミュレーション モデルやARM926™プロセッサを無料で利用できるようになっています。

このポータルは、ARMをご存じないお客様や、ARMプロセッサIPを利用したことのないお客様のために、Classic ARMプロセッサやCortex-Mプロセッサをベースとしたシステムにすばやくアクセスし、シミュレーションや開発を行えるように設計されています。

最先端のプロセッサIPと並んで、DesignStartプログラムで利用できる内容は以下のとおりです。

  • ARMファウンドリがスポンサーとなって提供するフィジカルIP(エンド ユーザは無償で利用可能)
  • アプリケーション最適化フィジカルIP ― 「購入前のテスト使用」(ライセンス料)

ARM DesignStartプログラム全体の概要については、こちらを参照してください。

DesignStart ― 利用可能なプロセッサIP

ダウンロードタイプ説明
ARM Cortex-M3 DesignStartプロセッサ

プロセッサ デザイン キット(シミュレーション)

Cortex-M3プロセッサは、最も支持されているARMプロセッサの1つであり、要求の厳しい計算処理アプリケーションにおいて類い希な割り込み処理と極めて確定的な動作を提供します。各社独自の32ビットMCUやさまざまな16ビット デバイスに代わる存在として、Cortex-M3プロセッサは従来のマイクロコントローラ分野で急速にその存在感を増してきています。Cortex-M3プロセッサは、他にも、Bluetooth無線、電子医療機器、自動車システムなど、多くのアプリケーションに使用されています。

開発者は、Cortex-M3デザイン キットを使用することによって、マイクロコントローラおよびマイクロプロセッサ システムのシミュレーションおよびプロトタイプ製造を手軽に行うことができます。

 

ARM926EJ DesignStartプロセッサ

 

プロセッサ デザイン キット(シミュレーション)

ARM926EJプロセッサは、MMUを必要とするアプリケーションに最適なプロセッサとして支持され、Microsoft Windows Embedded、Symbian、Google Android、Linuxなど、多様なOSに対応できます。

ARM926EJプロセッサ デザイン キットには、プロトタイプ設計の迅速な開発に必要となるすべてのものが含まれています。このキットには、シミュレーション モデルおよび限られた物理ビューが含まれます。

 

 

プロセッサ デザイン キット

プロセッサ デザイン キットには、製品化期間を可能な限り短縮できるように開発者を支援するさまざまなコンポーネントが含まれています。キットに含まれる内容は以下のとおりです。

Cortex-M3 DesignStartプロセッサ

  • デザイン シミュレーション モデル(DSM)
  • 汎用タイミング ビュー

ARM926 DesignStartプロセッサ

  • デザイン シミュレーション モデル(DSM)
  • テクニカル リファレンス マニュアル
  • 汎用タイミング ビュー
  • 物理アウトライン ビュー
  • テスト モデル

 

テクニカル リファレンス マニュアルをはじめとするその他のドキュメントは、infocenter.arm.comからダウンロードできます。

 

Design Simulation Model

Design Simulation Model(DSM)は、ターゲットのHDLシミュレータに組み込むことが可能なバック アノテーション機能に対応した(タイミングに厳密な)シミュレーション モデルです。シミュレータとホスト プラットフォームごとに固有のDSMを使用します。

個々のDSMは、特定のARMコア設計のアーキテクチャおよび機能と整合しています。ARMでは、各ARMコアに関しArchitecture Validation Suite(AVS)とDevice Validation Suite(DVS)で総合的にDSMを検証することによって整合性を確認しています。

DSMは、業界標準の広範なVerilogおよびVHDLシミュレータに対応しています。ARMコアのレジスタ転送レベル(RTL)コードから直接生成され、シミュレータのStandard Delay Format(SDF)アノテーション機能によりタイミング データを処理することができます。

DSMの実行速度は5~500サイクル/秒(cps)で、次の要因に依存します。

  • シミュレータのインタフェース効率
  • モデルを構築する設計の複雑度
  • モデル化するCPUの複雑度

DSMの特徴は以下のとおりです。

  • フル デバイス機能
  • フェーズに厳密
  • レジスタの可視性
  • 最小/標準/最大のピン間遅延
  • セットアップ/ホールド、入力パルス チェック、出力遅延
  • キャッシュとメモリ サイズの設定
  • タイミングとバック アノテーション
  • 9値論理/精度
  • ディスアセンブラ

DSMは、機能とタイミングのシミュレーションを意図したものです。エラーのシミュレーションやスタティック タイミング解析用途は想定されていません。

 

プロセッサ ファウンドリ プログラム

DesignStartプログラムと並んで、実績に裏付けられた低リスクのソリューションによって短期間での製品化を目指すパートナーを支援するもう1つのプログラムが、プロセッサ ファウンドリ プログラムです。

ファウンドリ プログラムは、ARM、認定シリコン ファウンドリ、ファブレス半導体企業の三者間パートナーシップを築き、ARMプロセッサ搭載設計の製品化期間を短縮するとともに、製造設備を持たないOEMが、ARM認定半導体ファウンドリと直接提携できるように支援します。

 
Maximise