Login

Cortex-M4プロセッサ

Cortex-M4プロセッサ Image (View Larger Cortex-M4プロセッサ Image)
ARM Cortex®-M4プロセッサは、デジタル信号制御市場向けに開発されたARMの最新のエンベデッド プロセッサです。この市場では、効率的で使いやすい制御機能と信号処理機能の組み合わせが求められます。

高効率の信号処理機能と、Cortex-Mプロセッサ ファミリの長所である低消費電力、低コスト、および使いやすさの組み合わせは、特にモータ制御、車載機器、電力管理、エンベデッド オーディオ、および産業オートメーション市場をターゲットとした柔軟なソリューションという新しいカテゴリを確立するものです。

 


受賞実績があるエネルギー効率の高いデジタル信号制御

Cortex-M4は、非常に高いエネルギー効率が求められる市場向けの、32ビットの制御機能と最先端のデジタル信号処理技術を兼ね備えた比類なき性能を備えています。

    

 

使いやすいテクノロジ

Cortex-M4では、優れたソフトウェア ツールのエコシステムとCortexマイクロコントローラ ソフトウェア インタフェース規格(CMSIS)により、信号処理アルゴリズムの開発が容易になります。

 

 


ARM Cortex-M4の仕様

ARM Cortex-M4の機能
ISAのサポート Thumb®/Thumb-2
DSP拡張機能 シングル サイクルの16、32ビットMAC
シングル サイクルのデュアル16ビットMAC
8、16ビットのSIMD算術演算
ハードウェア除算(2~12サイクル)
浮動小数点ユニット 単精度浮動小数点ユニット
IEEE 754準拠
パイプライン 3段+投機的分岐
性能効率 3.40 CoreMark/MHz* - 1.25~1.52 DMIPS/MHz**
メモリ保護 サブ領域およびバックグラウンド領域を備えたオプションの8領域MPU
割り込み マスク不可割り込み(NMI)+1~240の物理割り込み
割り込み優先レベル 8~256の優先レベル
ウェイクアップ割り込みコントローラ 最大240のウェイクアップ割り込み
スリープ モード WFI命令とWFE命令、スリープ オン エグジット機能を内蔵
スリープ信号とディープ スリープ信号
ARMパワー マネジメント キット使用時のオプションのリテンション モード
ビット操作 命令およびビット バンディング機能を内蔵
デバッグ オプションのJTAGポートとシリアル ワイヤ デバッグ ポート。ブレークポイントは最大8つ、ウォッチポイントは最大4つ
トレース オプションの命令トレース(ETM)、データ トレース(DWT)、インストルメンテーション トレース(ITM)

* 次を参照:http://www.eembc.org/benchmark/reports/benchreport.php?benchmark_seq=1448&suite=CORE

** インライン化をオフにした状態での最小値(Dhrystoneの推奨につき)、インライン化をオンにした状態での最大値(他のプロセッサ アーキテクチャ用にレポート)。Dhrystone v2.1。

ARM Cortex-M4実装データ***
180ULL
7トラック、代表値1.8v、25C)
90LP
(7トラック、代表値1.2v、25C)
40G
9トラック、代表値0.9v、25C)
ダイナミック電力 157 µW/MHz 33 µW/MHz 8 µW/MHz
フロア プラン面積 0.56 mm2 0.17 mm2 0.04 mm2

*** 使用可能ベース構成はDSP拡張、1 IRQ + NMIを含む、ETM、MPU、FPU、およびデバッグ除外


ARM Cortex-Mのテクノロジ

Cortex-Mシリーズ プロセッサは、それぞれ固有の利点を備えていますが、どれもCortex-Mを幅広いエンベデッド アプリケーションに最適なプロセッサとしている基本的なテクノロジを基盤としています。


RISCプロセッサ コア Thumb-2®テクノロジ
  • 高性能の32ビットCPU
  • 確定的な動作
  • 小型、低レイテンシのパイプライン
  • 16/32ビット命令の最適な組み合わせ
  • 8ビット デバイスより30%小さいコード サイズ
  • 性能低下なし

ツールおよびRTOSサポート CoreSightデバッグ/トレース

低消費電力モード ネスト型ベクタ割り込みコントローラ(NVIC)
  • スリープ機能を内蔵
  • 複数のパワー ドメインに対応
  • アーキテクチャに基づくソフトウェア制御
  • 低レイテンシ、低ジッタの割り込み応答
  • アセンブリ プログラミングが不要
  • C関数の割り込みサービス ルーチン

CMSIS

ARM Cortexマイクロコントローラ ソフトウェア インタフェース規格(CMSIS)は、Cortex-Mプロセッサ シリーズ向けのベンダに依存しないハードウェア抽象化レイヤです。CMSISにより、インタフェース ペリフェラル、リアルタイム オペレーティング システム、およびミドルウェアに対して、プロセッサとの間に一貫したシンプルなソフトウェア インタフェースを実現でき、ソフトウェアの再利用が簡素化されます。CMSISを利用することで、新しいマイクロコントローラ開発者の学習が容易になり、新製品の製品化期間が短縮されます。

詳細:ネスト型ベクタ割り込みコントローラ(NVIC)

NVICは、すべてのCortex-Mプロセッサの重要な一部として、プロセッサの卓越した割り込み処理機能を提供します。Cortex-M0、Cortex-M0+およびCortex-M1の各プロセッサにおいて、NVICは最大32の割り込み(IRQ)、マスク不可割り込み(NMI)、およびさまざまなシステムの例外をサポートしています。Cortex-M3とCortex-M4の各プロセッサは、VICを拡張して最大240のIRQ、1 NMI、その他のシステムの例外をサポートします。

通常、NVICの設定はプログラミング可能です。構成レジスタは、メモリ マップの一部で、Cポインタとしてアクセスできます。また、CMSISライブラリには、割り込み制御を簡単に行うためのヘルパ関数が豊富に用意されています。
NVICの内側で、各割り込みソースは割り込み優先を割り当てられます。NMIなど、システムの例外の中には、優先レベルが固定されているものがあります。また、優先レベルがプログラム可能なものもあります。それぞれの割り込みにさまざまな優先を割り当てることにより、NVICはソフトウェアに介入されずにネスト割り込みを自動的にサポートできます。

アーキテクチャは、各プログラム可能な割り込みや例外につき8ビットの優先レベル設定を用意しています。ゲート数を削減するには、これらのレジスタの部分のみを実装します。Cortex-M0、Cortex-M0+およびCortex-M1プロセッサ(ARMv6-Mアーキテクチャ)には、4つのプログラム可能なレベルがあります。Cortex-M3とCortex-M4の各プロセッサ(ARMv7-Mアーキテクチャ)では、優先レベルを8~256の間で選択できる設計です。

Cortex-Mプロセッサを使いやすくするため、Cortex-Mプロセッサではスタック ベースの例外モデルを使用します。例外が発生すると、多くのレジスタがスタックにプッシュされます。これらのレジスタは、例外ハンドラが完了すると元の値に戻ります。これにより、例外ハンドラは通常のC関数に書き込むことができます。また、割り込み処理の非表示のソフトウェア オーバーヘッドを削減できます。

また、Cortex-Mプロセッサでは、各割り込みハンドラで実行する関数のアドレスを含むベクタ テーブルを使用します。プロセッサは、割り込みを許可すると、このベクタ テーブルからアドレスをフェッチします。繰り返しになりますが、これによりソフトウェアのオーバーヘッドが回避され、割り込みレイテンシが削減されます。

また、割り込み処理をより効率的にしてシステムの応答性を向上させるため、Cortex-Mプロセッサの実装には、さまざまな最適化技術が使用されています。

テール チェイン - ISRの終了時に他の例外が保留中の場合、プロセッサは、保存されたすべてのレジスタをスタックから復旧しないで、次のISRに移ります。これにより、1つの例外ハンドラから別の例外ハンドラに切り替える際にレイテンシが削減されます。

スタック ポップの横取り - スタックを解除する処理の実行中に別の例外が発生すると、プロセッサはスタック ポップを放棄し、上記のように、ただちに新しい割り込みを処理します。横取りを行い、状態の復元と保存を終了せずに2番目の割り込みに切り替えることにより、NVICは確実に低いレイテンシを実現します。

後着 - 優先度が低い方の割り込みのスタックの最中に優先度が高い方の割り込みが到着した場合、プロセッサは新しいベクタ アドレスをフェッチし、最初に優先度の高い方の割り込みを処理します。

これらの最適化を行えば、割り込みの読み込みが増加するにつれて割り込みのオーバーヘッドは削減され、エンベデッド システムにおける割り込み処理スループットの向上が可能となります。


システムIP

システムIPコンポーネントは、複雑なSoC(System on Chip)を構築するうえで極めて重要なコンポーネントです。開発者は、システムIPコンポーネントを利用して、開発および検証サイクルの大幅な短縮、コストの削減、製品化までの時間の短縮を実現できます。

説明 AMBAバス システムIPコンポーネント
AMBAデザイン キット(ADK) AHB ADK
AMBA DMAコントローラ AHB DMA コントローラ


フィジカルIP
ARM®フィジカルIPプラットフォームは、プロセスに最適化されたIPを提供して、Cortex-M4プロセッサのクラス最高の実装を実現します。
スタンダード セル ロジック ライブラリ さまざまなアーキテクチャで利用できるARMスタンダード セル ライブラリは、あらゆる種類の設計のさまざまなパフォーマンス範囲をサポートします。設計者は、各種のライブラリを選択し、動作速度、消費電力、面積の点で設計を最適化できます。
メモリ コンパイラおよびレジスタ あらゆる種類の設計に対するシリコン実証済みのSRAMレジスタ ファイル、およびROMメモリ コンパイラは、パフォーマンス重視のアプリケーションからコストや低消費電力が重視されるアプリケーションに至るまでのすべての種類に対応します。
インタフェース ライブラリ シリコン実証済みの幅広いインタフェースIP製品群は、さまざまなシステム アーキテクチャおよび標準を満たすように設計されています。汎用I/O特殊I/O、高速DDR、およびシリアル インタフェースは、少ないピン数で高いデータ スループットのパフォーマンスを実現するように最適化されています。

ツールのサポート

すべてのARMプロセッサは、ARM Development Studio 5(DS-5™)ツール スイートのほか、幅広いサードパーティ製ツール、オペレーティング システム、EDAベンダによってサポートされています。ARM DS-5ソフトウェア開発ツールは、完全なARM技術ポートフォリオを最大限に活用する他に例のないソリューションです。

マイクロコントローラ開発ツールの詳細については、KeilのWebサイトを参照してください。


このセクションでは、ARM Cortex-Mプロセッサおよび関連テクノロジに関する有用なドキュメント、ホワイト ペーパー、およびチュートリアルを紹介します。

開発ツール、ソフトウェア、ボードおよびデバイス データベース、CMSISおよびmBedの詳細については、ARMエンベデッド マイクロサイトを参照してください。

[ブック](Books)

The Definitive Guide to the ARM Cortex-M0
画期的なARM Cortex-M0プロセッサのプログラミングと実装のための総合ガイド
The Definitive Guide to the ARM Cortex-M3
画期的なARM Cortex-M3プロセッサのプログラミングと実装のための総合ガイド

The Definitive Guide to the ARM Cortex-M0
(韓国語)

画期的なARM Cortex-M0
プロセッサのプログラミング
と実装のための総合ガイド
プロセッサ

 

Cortex-Mデバイス ユーザ向けのドキュメント

Cortex-Mデバイス ユーザ向けのソフトウェア開発ツール

Cortex-Mベースのマイクロコントローラの検索

大学

関連ユーザ ガイドとアプリケーション ノート

Cortex-M0/3/4デバイス汎用ユーザ ガイド

命令のタイミングに関する情報

アーキテクチャ(要登録)

ARMアプリケーション ノート

Keil アプリケーション ノート

プロセッサIP向けDesignStart





Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set