Login

Cortex-A57プロセッサ

Cortex-A57プロセッサ Image (View Larger Cortex-A57プロセッサ Image)
Cortex®-A57プロセッサは、ARMの高性能プロセッサで、ハイ エンド コンピュータ、タブレット、サーバ製品のような計算量の多い64ビット アプリケーションなど、将来のモバイルおよびエンタープライズ アプリケーションの機能をさらに拡張するよう設計されています。

プロセッサは、個別に実装できますが、スケーラブルな性能や最適のエネルギー効率を実現するためにARMbig.LITTLEコンフィギュレーションのCortex-A53プロセッサとペアで実装することもできます。

 


スマートフォンは、コンテンツ消費デバイスからコンテンツ作成デバイスへと移行しています。今や、スマートフォンは高画質のビデオや写真をキャプチャすることができ、コンシューマはこのコンテンツを編集して共有したいと思っています。このことが、Cortex-A57プロセッサによる将来の処理能力に対するニーズを駆り立てているのです。コンテンツの作成は、マルチメディアに限られておらず、ドキュメントもそうです。

Cortex-A57プロセッサをベースにしたスマートフォンは、画面、キーボードおよびマウスに無線接続され、今日、コンシューマが通常のラップトップで使用している機能をすべて使用できます。

Cortex-A57プロセッサ:

  • 革新的なポータブル フォーム ファクタのラップトップへのゲーミング コンソールの置換をはじめ、通常のコンシューマが必要とするコンピュート機能をすべて搭載
  • レガシARM 32ビット アプリケーションを高効率に実行
  • GPU計算アプリケーションのARM Mali™ファミリ グラフィックス処理ユニット(GPU)とキャッシュ コヒーレントな相互運用性
  • 高性能エンタープライズ アプリケーションに必要なオプションの信頼性とスケーラビリティを装備
  • 最大16コア、将来はそれ以上のコンフィギュレーションでARMインターコネクトIPにシームレスに接続

The Cortex-A57 delivers significantly more performance than Cortex-A15, at a higher level of power efficiency. The performance increase on web browsing and integer workloads are shown below. The performance for memory intensive workloads increase even more due to the enhanced microarchitecture of Cortex-A57. The inclusion of cryptography extensions improves performance on cryptography algorithms by 10 times over current generation of processors.

Cortex-A57 performance


Cortex-A57 MPCore
アーキテクチャ ARMv8
マルチコア
  • シングル プロセッサ クラスタ内に1~4のコア
  • AMBA® 5 CHI or AMBA® 4 ACEテクノロジを使用した複数コヒーレントSMPプロセッサ クラスタ
ISAのサポート
  • ARMv7で完璧な下位互換性を実現するAArch32
  • 新しいアーキテクチャ機能と64ビット サポートを実現するAArch64
  • TrustZone®セキュリティ テクノロジ
  • NEON™ Advanced SIMD
  • DSP & SIMD拡張機能
  • VFPv4浮動小数点
  • ハードウェア仮想化のサポート
デバッグ&トレース CoreSight™ DK-A57


Cortex-A57アーキテクチャの機能
機能 利点 AArch32 Aarch64
ARMv8アーキテクチャ スケーラブルな高性能を実現する64および32ビット実行ステート
ハードウェアにより高速処理される暗号方式 3x~10xの優れたソフトウェア暗号化のパフォーマンス。小さすぎてHWアクセラレータ(httpsなど)に対して効率よく負荷を軽減できない小さい粒度の復号化/暗号化に役立ちます。
浮動小数点 半精度、単精度、および倍精度の浮動小数点演算における浮動小数点演算のハードウェア サポート。現在、IEE754-2008の拡張機能が装備されています。
Load-Acquire命令とStore-Release命令 C++11、C11、Javaメモリ モデル向けの設計。明示的なメモリ バリア命令が不要となるため、スレッドセーフ コードの性能が向上します。
ハードウェアによる仮想化 複数のソフトウェア環境およびそのアプリケーションによるシステムの機能への同時アクセスを可能にします。
大規模な物理アドレスへの到達 プロセッサが4GBの物理メモリを超えてアクセスできます。
自動イベント シグナル 電力効率の高い高性能スピンロックが可能になります
倍精度浮動小数点SIMD 広範なアルゴリズム(科学的/高性能コンピューティング(HPC)およびスーパーコンピュータなど)のセットに対してSIMDのベクトル化を適用できます なし
64b仮想アドレスへの到達 仮想メモリの4GB 32ビット制限を超えることができます。メモリ マップされたファイルI/O、スパース アドレシングを使用した最新のデスクトップとサーバ ソフトウェアにとって重要です。 なし
大きなレジスタ ファイル 31 x 64ビット汎用レジスタ:性能を向上させ、スタック消費量を削減します。スタックへのスピルが減少し、より積極的なコンパイラを実現します。SIMDが、HPCなど、より多くのアプリケーションで使用可能となります。 なし
高効率64ビット即値の生成 リテラル プールのニーズが減少 なし
大きいPC相対アドレシングの範囲 共有ライブラリと位置非依存実行可能ファイル内の効率的なデータ アドレシングのための(+/-4GB) なし
タグ付けされたポインタ Javascriptなどの動的に型指定された言語やガーベジ コレクションに役立ちます なし
64kページ TLBミスの発生率やページ ウォークの深さを削減 なし
新しい例外モデル OSおよびハイパーバイザ ソフトウェアの複雑性を削減 なし
拡張キャッシュの管理 ユーザ スペースのキャッシュ操作によって動的コード生成の効率が向上、高速クリアのためのデータ キャッシュ ゼロ なし


Cortex-A57マイクロアーキテクチャの機能
機能 利点
深いアウト オブ オーダーのパイプライン 広範なシナリオで実際の命令スループットを向上させます。依存関係で命令がブロックされた場合、プロセッサは他の命令を探して実行できます。すべての実行パスへの完全なアウト オブ オーダのスケジューリングにより、もっと多くの命令の並び替えが許可され、パイプラインを満たす時間をより維持することができます。高帯域幅アウト オブ オーダ バックエンド、128インフライト命令、32b/64bオペランドに最適化された命令結果処理のサポート
広範な複数発行機能 実行リソースの重複を介してピークの命令スループットを向上させます。局所的デコード、3ワイドのデコード帯域幅で電力に最適化した命令デコード。大容量レジスタ リネーミングにより、3ワイドの大きい命令のリネーム帯域幅を提供します。8つの発行スロットおよび最大128の命令制御をサポート
16ウェイ アソシアティブL2キャッシュ パフォーマンスに最適化されたL2キャッシュ設計により、クラスタ内の複数のCPUがL2に同時にアクセスできます。コア毎の洗練されたハードウェア プリフェッチ ユニットにより、L2へのメモリ ロードが向上します。バランスの取れた設計方法により、レイテンシが削減され、L2サブシステムの消費電力が低下します。
1024エントリのメインTLB Webブラウジングなど、複雑なメモリ アクセス パターンのコードのパフォーマンスを向上させます。
大きいuTLB 48個のエントリの命令側uTLBでは、メモリ管理ユニットにより大きなページ セットを素早く処理できます。32エントリの完全アソシアティブD-TLB(大きいページのサポート付き)は、最新のメモリ アクセス パターンに対する応答性が高くなります。
高度な分岐予測機能 ゼロ サイクルの分岐成立ペナルティ付きの2K~4Kの分岐ターゲット バッファ(BTB)は、パイプラインのフラッシュを最小限に抑えます。パスの履歴付きの洗練された非直接予測機能により、分岐ヒット率が上昇します。専用分岐ソリューション ユニットにより、完全にアウト オブ オーダの分岐実行ができます。また、予測誤りから復旧する高性能なマイクロアーキテクチャを装備しています。
最適化されたDサイズ メモリ システム 洗練されたマルチストリームL1ハードウェア プリフェッチャ、包括的な保存/データ転送機能により、メイン データ パスへのデータ スループットが向上します。
広範な省電力機能 ウェイ予測、タグの削減、キャッシュ ルックアップの抑制などの特徴は、ダイナミック消費電力を最小限に抑えます。


高度なマルチコア機能
広く確立されているARM MPCoreマルチコア テクノロジを使用してパフォーマンス スケーラビリティと電力消費の制御を実現したこのプロセッサは、今日の同等の高性能デバイスのパフォーマンスを上回りながら、モバイル デバイスの電力に関する厳しい制約をクリアしています。マルチコア処理では、4つのコンポーネント プロセッサのいずれかが使用されていないとき(たとえば、デバイスがスタンバイ モードになっているとき)に、クラスタ内で、それをシャットダウンして消費電力を減らすことができます。より高いパフォーマンスが必要になったときは、要求を満たすためにすべてのプロセッサが利用されますが、その際に消費電力をできる限り抑えるためにワークロードが分担されます。
スヌープ制御ユニット SCUは、プロセッサのインターコネクト、調停、通信、キャッシュ対キャッシュおよびシステム メモリ転送、キャッシュ コヒーレンス、およびその他の機能を管理する役割を負います。さらに、Cortex-A57プロセッサは、これらの機能を他のシステム アクセラレータやキャッシュを持たないDMA駆動のペリフェラルに公開します。これにより、パフォーマンスの向上とシステム全体の電力消費の削減を実現します。さらに、このシステム コヒーレンスにより、ソフトウェア コヒーレンスをそれぞれのOSドライバ内に保持することから生じるソフトウェアの複雑さが緩和されます。
アクセラレータ コヒーレンス ポート SCU上のこのAMBA 4 AXI™互換のスレーブ インタフェースは、Cortex-A15プロセッサと直接接続するためのマスタのインターコネクト ポイントを提供します。このインタフェースは、追加のコヒーレンス要件を課すことなく、すべての標準読み出しおよび書き込みトランザクションをサポートします。しかし、メモリのコヒーレント領域に対する読み出しトランザクションは、情報が既にL1キャッシュに格納されているかどうかを判定するためにSCUとやり取りします。SCUは、書き込みがメモリ システムに転送される前に書き込みコヒーレンスを強制します。また、L2キャッシュへの割り当てを行うことにより、オフ チップ メモリへの直接的な書き込みが消費電力とパフォーマンスに与える影響を回避することもできます。
汎用割り込みコントローラ 標準化および設計された割り込みコントローラの実装により、GICは、プロセッサ間通信およびシステム割り込みのルーティングと優先順位付けに対する柔軟で優れたアプローチを提供します。GICは、ソフトウェア制御の下で最大224個の独立した割り込みをサポートします。それぞれの割り込みに対して、CPU間での転送、ハードウェアの優先順位付け、およびオペレーティング システムとTrustZoneソフトウェア管理レイヤ間のルーティングなどの操作を実行できます。このルーティングの柔軟性とオペレーティング システム内に割り込みを仮想化する機能のサポートは、ハイパーバイザを使用したソリューションの機能を高めるために必要な機能の1つです。

Cortex-A57 MPCoreプロセッサは、幅広い範囲のARMテクノロジ(システムIP、フィジカルIP、開発ツールなど)と組み合わされ、これらのテクノロジによってサポートされます。このテクノロジは、ARM Connected Community™の広範なSoCおよびソフトウェア設計ソリューション、各種ツールおよびサービスによって補完されます。これにより、製品化までの時間を大幅に短縮しながら、フル装備の説得力あるデバイスの開発、検証、生産に至るスムーズなパスがARMパートナーに提供されます。

システムIP

ARM CoreLink™のインターコネクトとメモリ コントローラ システムIPは、最大16のCortex-Aシリーズ プロセッサ、高性能メディア プロセッサ、およびダイナミック メモリ間でデータを効率的に移動および格納して、SoCのシステム パフォーマンスと消費電力を最適化するという重要な課題に対応します。CoreLinkシステムIPにより、SoCデザイナは、システム メモリの帯域幅を最大限に利用し、スタティックおよびダイナミック レイテンシを短縮できます。ARM CoreSightテクノロジは、完全なオンチップ デバッグと、Cortex-A57 MPCoreプロセッサのすべてのコアについて関連付けられたリアルタイム トレース可視性を提供して、高品質マルチプロセシング ソフトウェアの開発に伴うリスクを減らし、開発時間を短縮します。 新しいARM CoreLink CCN-504 キャッシュ コヒーレント ネットワークは、最適なシステム帯域幅とレイテンシを提供します。CCN-504は、AMBA 4 AXI™ Coherency Extensions(ACE)準拠のポートを提供して、複数のCortex-Aシリーズ プロセッサ間の完全なコヒーレンシを実現します。これにより、キャッシュの効果的な利用とソフトウェア開発の簡略化が可能になります。この機能は、コヒーレントなシングルおよびマルチコア プロセッサのクラスタを必要とするゲーミング、サーバ、ネットワーキングなどの高帯域幅アプリケーションに必要不可欠な機能です。ARM CoreLinkネットワーク インターコネクトおよびメモリ コントローラIPとの組み合わせにより、CCNは、システム パフォーマンスと電力効率の向上を実現します。

 CoreLink CCI-400キャッシュ コヒーレント インターコネクトは、スマートフォンやタブレットのアプリケーション プロセッサなどのクライアント アプリケーションのCortex-A53と共に使用するbig.LITTLE インターコネクトを提供します。


フィジカルIP

ARMフィジカルIPプラットフォームは、プロセスに最適化されたIPを提供して、20 nm以下のプロセスでCortex-A57プロセッサのクラス最高の実装を実現します。先進的物理実装の迅速な開発を可能にする、28 nmテクノロジ向けの先進のARMフィジカルIPを含む一式の高性能POP™ IPがCortex-A57をサポートしています。ARMは、20 nm最適化を約束するロードマップについても早くから取り組んでいます。POP IPは、具体的なターゲットを持つフィジカルIPを提供してARMコアのチューニングされた実装をパートナー各社が実現できるようにするというARMの戦略を後押しするものです。ARMは、Cortex-A57 MPCoreプロセッサ アーキテクチャと並行して最適化パックを設計できるという点でユニークであり、プロセッサとフィジカルIPを組み合わせてワークステーション クラスのパフォーマンスをモバイル電力の環境内で実現できるだけでなく、製品化までの時間を短縮できます。


ツールのサポート

ARMv8向け ARM Development Suite 5(DS-5™)は、あらゆるARMv8(AArch64)プロセッサだけでなく、幅広いサードパーティ製ツール、オペレーティング システム、EDAフローをサポートしています。ARM DS-5ソフトウェア開発ツールは、完全なARM技術ポートフォリオを最大限に活用する他に例のないソリューションです。ARM Development Studio 5(DS-5™)は、Cortex-A15 MPCoreプロセッサに基づいてシステムを作成、デバッグ、および最適化するためのソフトウェア ツール一式を提供します。このツールに含まれているDS-5デバッガは、強力で直感的なグラフィカル環境を備え、ベア メタル、Linux、およびAndroidにネイティブのアプリケーションの迅速なデバッグを可能にします。また、新しいARM Streamline™パフォーマンス アナライザを使用すると、ソフトウェアのホット スポットの識別やコア間の負荷分散を簡単に行うことができます。Cortex-A57 MPCoreプロセッサ特有の最適化が既に含まれているARMコンパイラと、ARM Fast Modelsテクノロジに基づくARM Versatile™ Reference仮想プラットフォームによって、シリコン入手以前でのソフトウェア開発が可能になります。


 

グラフィックス プロセッサ

Mali™製品ファミリは、すべてのエンベデッド グラフィックス ニーズに対応する完全なグラフィックス スタックを提供します。これにより、デバイス メーカーやコンテンツ開発者は、さまざまな範囲のコンシューマ デバイスに対して最先端の高品質グラフィックス ソリューションを提供できます。


サポート

ライセンシは、ARMトレーニング コースおよびActive Assistオンサイト システム設計アドバイザリ サービスを利用することにより、Cortex-A57 MPCoreプロセッサを自社の設計に効率的に組み込んで、最大のシステム パフォーマンス、最小のリスク、および製品化までの時間の短縮を実現できます。

 


Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set