Login

Cortex-A9プロセッサ

Cortex-A9プロセッサ Image (View Larger Cortex-A9プロセッサ Image)
ARM® Cortex®-A9プロセッサは、低電力のデバイスまたは温度制約があるコスト重視のデバイスにおいて、電力効率に優れた人気のある高性能のソリューションです。

現在、常時接続を可能にするスマートフォン、デジタルTV、コンシューマおよびエンタープライズ アプリケーションでの出荷が増えています。Cortex-A9は、シングル プロセッサ ソリューションとして使用でき、全体的なパフォーマンスはARM Cortex-A8ソリューションと比べて50%以上強化されています。Cortex-A9 MPCoreは、必要に応じて、軽量ワークロードやピーク性能を実現する最大4つのプロセッサを提供しています。このコンフィギュラビリティと柔軟性により、Cortex-A9はさまざまな規模の市場やアプリケーションに柔軟に対応できます。

Cortex-A9は、論理合成またはハード マクロ実装が可能です。ARMフィジカルIPは、最低消費電力または最高の性能となるように最適化された論理合成可能フローをサポートするだけでなく、リスクを軽減し、製品化までの時間を最小限に短縮するハード マクロとしても使用できます。Mali-624のような強化されたARMグラフィックスIPや、CoreLink NIC-400/301ネットワーク インターコネクトおよびCoreLink DMC-342ダイナミック メモリ コントローラなどのARMシステムIPにより、迅速なシステム設計が可能です。ARM Development Suite 5(DS-5™)ツール、CoreSight SoC-400などの強化されたCoreSightデバッグ&トレースIP、およびCortex-A9(DK-A9)用CoreSightデザイン キットを使用することにより、広範なソフトウェア エコシステムによって支援される迅速なソフトウェア開発が可能になります。

 


概要

ARM Cortex-A9プロセッサは、高性能コンピュータ プラットフォームによって消費されるよりも少ない電力で次のような卓越した機能を提供します。

  • 高度なMPCore™テクノロジを使用して最大で4つのコヒーレントなコアに対応
  • 電力効率とパフォーマンスの向上による消費電力の削減
  • 要求の厳しいアプリケーションを対象としたピーク性能の向上
  • コストが重視されるデバイス向けの低消費電力のシングル コア実装
  • オプションのNEON™メディアおよび浮動小数点処理エンジン

Cortex-A9は、幅広くサポートされているARMv7アーキテクチャの充実した機能を実装した高性能のARMプロセッサです。高い効率、デュアル発行スーパースカラ、アウト オブ オーダ、投機的実行に対応するダイナミック可変長パイプライン(8~11段)を中心として設計されたCortex-A9は、多様なコンシューマ、ネットワーキング、エンタープライズ、モバイル アプリケーションにわたって最先端の製品に必要な機能を備え、卓越したレベルのパフォーマンスと電力効率を提供します。

Cortex-A9マクロアーキテクチャは、16、32、64 KBの4ウェイ アソシアティブL1キャッシュ コンフィギュレーションとオプションのL2キャッシュ コントローラで最大8 MBのL2キャッシュをサポートしています。拡張性の高いマルチコアおよびシングル プロセッサ ソリューションは、最大限の柔軟性を提供し、それぞれに適したさまざまな応用分野と市場があります。Cortex-A9のホワイトペーパーをダウンロードする

Cortex-A9のホワイトペーパーをダウンロードする

アプリケーション

Cortex-A9アプリケーションは、次のような携帯電話から高性能コンシューマ製品やエンタープライズ製品に対応しています。

  • 主要スマートフォン
  • タブレット - セットトップ ボックス
  • ホーム メディア プレーヤ
  • 車載インフォテインメント
  • 家庭用ゲートウェイ
  • 第1世代ARM低電力サーバ

TSMC 40Gおよび40LP用のCortex-A9のハード マクロ実装

シングルおよびマルチコア ソフト プロセッサに加え、Cortex-A9製品群には、TSMC 40Gおよび40LPプロセス用の2つの一般的なデュアルコア ハード マクロ実装も含まれています。

これらのハード マクロ実装では、SoC設計者はすぐに利用できるクラス最高のソリューションを使用して、製品化までの時間の短縮を実現できます。また、実装コストも大幅に削減します。これらのマクロでは、ARMフィジカルIP POPと高度で意欲的な低消費電力の実装手法を使用し、コンパクトかつ高密度の温度制約がある環境の電力エンベロープ内で、高度に最適化および保証されたPPAを提供します。統合された設計により、SoC設計者は重要な機能に力を入れることができます。

Dual Cortex-A9 TSMC 40Gハード マクロ(電力に最適化):熱に関する制約がある多くのアプリケーション(たとえば、セットトップ ボックスDTV、プリンタ、その他の多機能なコンシューマ アプリケーションおよび高密度エンタープライズ アプリケーション)では、エネルギー効率が最も重要な要素となります。Cortex-A9の電力に最適化されたハード マクロ実装は、ティピカル シリコンから選別された場合に、4000 DMIPSのピーク性能を達成する一方で、CPUあたり250 mW未満の消費電力を実現します。

Dual Cortex-A9 TSMC 40LPハード マクロ(パフォーマンスに最適化):この実装は、低電力TSMC 40LPプロセスで最高のパフォーマンスが得られるよう最適化されています。厳しい電力制限内でのSoC動作に理想的ですが、高いレベルのパフォーマンスと機能が求められており、このハード マクロは1 GHz以上のパフォーマンスを実現できます。実装は、高いパフォーマンス レベルを維持しながら、リーク電力とダイナミック消費電力の削減に焦点を当てた強力な設計を使用したTSMC40LPプロセスの低消費電力機能をベースにしています。

ハード マクロ実装には、データ トラフィックの速度を最大限に高め、消費電力とシリコン面積を最小化するARM AMBA準拠の高性能システム コンポーネントが含まれています。それぞれのCortex-A9ハード マクロ実装には、CoreSight™ Program Trace Macrocell(PTM)も含まれています。これにより、プロセッサの命令フローの完全な可視性が提供され、ソフトウェア コミュニティが最適化されたパフォーマンスを実現するためのコードを開発できるようになります。さらに、このマクロには、128 K~8 MのL2キャッシュ メモリのコンフィギュレーションをサポートするARM高性能L2キャッシュ コントローラも含まれています。


Cortex-A9
アーキテクチャ ARMv7-A Cortex
Dhrystone性能 2.50 DMIPS/MHz(コアあたり)
マルチコア 1~4コア
シングル コア バージョンも提供
ISAのサポート
メモリ管理 メモリ管理ユニット
デバッグ&トレース CoreSight™ DK-A9(別個に入手可能)
CoreSight™ SOC-400(別個に入手可能)

Cortex-A9の機能
Thumb-2テクノロジ

従来のARMコードのピーク性能を実現したうえで、命令を格納するのに必要なメモリを最大30%削減します。

Cortex-A9 NEONメディア処理エンジン(MPE)
(オプション)
Cortex-A9 MPEは、いずれかのCortex-A9プロセッサとともに使用します。Cortex-A9浮動小数点ユニットのパフォーマンスと機能に加え、NEON Advanced SIMD命令セットの実装を提供するエンジンを提供して、メディアおよび信号処理関数のアクセラレーションを実現します。MPEは、Cortex-A9プロセッサの浮動小数点ユニット(FPU)を拡張して、各サイクルの8/16/32ビット整数および32ビット浮動小数点データに対するさまざまなSIMD演算セットをサポートするクワッドMACおよび追加の64ビットおよび128ビットのレジスタ セットを提供します。
Cortex-A9浮動小数点ユニット(FPU)
(オプション)
Cortex-A9とともに実装されるFPUは、前世代のARM浮動小数点コプロセッサとのソフトウェア互換性があるARM VFPv3アーキテクチャに対応する高性能の単精度および倍精度浮動小数点命令を提供します。
最適化されたレベル1キャッシュ パフォーマンスおよび電力に最適化されたL1キャッシュと最小アクセス レイテンシ手法の組み合わせにより、高性能と低消費電力が実現されます。さらに、プロセッサ間通信のためのキャッシュ コヒーレンスのオプションや、マルチコア ソフトウェア開発を単純化するための多機能なSMP対応OSのサポートのオプションも提供されます。
レベル2キャッシュ コントローラ(オプション) 高周波数設計や、オフ チップ メモリ アクセスに伴う消費電力を削減する必要がある設計において、最大8 MBのキャッシュ メモリへの低レイテンシ、高帯域幅アクセスを提供します。

高度なマルチコア テクノロジ
スヌープ制御ユニット

SCUは、ARMマルチコア テクノロジの核であり、マルチコア テクノロジが有効なすべてのプロセッサについて、インターコネクト、調停、通信、キャッシュ対キャッシュおよびシステム メモリ転送、キャッシュ コヒーレンス、およびその他の機能を管理します。さらに、Cortex-A9 MPCoreプロセッサは、これらの機能を他のシステム アクセラレータやキャッシュを持たないDMA駆動のマスタとなる周辺回路に公開します。これにより、プロセッサのキャッシュ階層へのアクセスを共有して、パフォーマンスの向上とシステム全体の消費電力の削減を実現します。さらに、このシステム コヒーレンスにより、ソフトウェア コヒーレンスをそれぞれのOSドライバ内に保持することから生じるソフトウェアの複雑さが緩和されます。

アクセラレータ コヒーレンシ ポート SCU上のこのAMBA® 3 AXI™互換のスレーブ インタフェースは、システム全体のパフォーマンス、消費電力、またはソフトウェアの簡素化の点で、Cortex-A9 MPCoreプロセッサと直接接続した方が望ましい多様なシステム マスタのインターコネクト ポイントを提供します。このインタフェースは、標準AMBA 3 AXIスレーブとして動作し、接続されているコンポーネントに対して追加のコヒーレンス要件を課すことなく、すべての標準読み出しおよび書き込みトランザクションをサポートします。しかし、メモリのコヒーレント領域に対する読み出しトランザクションは、必要な情報が既にプロセッサのL1キャッシュに格納されているかどうかを判定するためにSCUとやり取りします。格納されている場合、その情報は要求元のコンポーネントに直接返されます。必要な情報がL1キャッシュにない場合は、メイン メモリに転送される前に情報がL2キャッシュ内でヒットする可能性があります。コヒーレント メモリ領域に対する書き込みトランザクションの場合、SCUは、書き込みがメモリ システムに転送される前にコヒーレンスを強制します。また、オプションで、トランザクションをL2キャッシュに割り当てることで、オフ チップ メモリへの直接的な書き込みが消費電力とパフォーマンスに与える影響を回避することもできます。
汎用割り込みコントローラ 標準化および設計された割り込みコントローラの実装により、GICは、プロセッサ間通信およびシステム割り込みのルーティングと優先順位付けに対する柔軟で優れたアプローチを提供します。ソフトウェアの制御下で最大224個の独立した割り込みがサポートされ、CPU間での各割り込みの分散が実現可能です。割り込みはハードウェアで優先順位付けされ、オペレーティング システムとTrustZoneソフトウェア管理レイヤ間のルーティングなどの操作を実行できます。
TrustZone®テクノロジ デジタル著作権管理から電子決済までのさまざまなセキュリティ アプリケーションの信頼できる実装を保証します。テクノロジおよび業界パートナーからの幅広いサポートがあります。
Jazelle RCTおよびDBXテクノロジ バイト コード言語のジャスト イン タイム(JIT)コンパイルおよびアヘッド オブ タイム コンパイルを最適化してコード サイズを最大で1/3程度に縮小します。さらに、Java命令のバイト コードの直接実行をサポートして、従来の仮想マシンにおける処理を加速します。

Cortex-A9プロセッサは、数多くの次世代デバイスの主役として、他の多くのIPブロックに統合されることが多くなっています。

システムIP

システムIPコンポーネントは、複雑なSoC(System on Chip)を構築するうえで極めて重要なコンポーネントです。開発者は、システムIPコンポーネントを利用して、開発および検証サイクルの大幅な短縮、コストの削減、製品化までの時間の短縮を実現できます。


説明 AMBAバス システムIPコンポーネント
アドバンストAMBA 3インターコネクトIP AXI NIC-400/301
DMAコントローラ AXI DMA-330
レベル2キャッシュ コントローラ AXI L2C-310
ダイナミック メモリ コントローラ AXI DMC-340
DDR2/DDR3/DDR3L/LPDDR2ダイナミック メモリ コントローラ AXI DMC-400
スタティック メモリ コントローラ AXI SMC-35x
TrustZoneアドレス空間コントローラ AXI TZC-380
CoreSight™デザイン キット 複数 CDK-A9
CoreSight™ SoC 複数 CoreSight SoC-400
システムMMU(シャドウ ページ テーブルを使用) AXI MMU-400

メディア プロセッサ
Mali™製品ファミリは、すべてのエンベデッド グラフィックス ニーズに対応する完全なグラフィックス スタックを提供します。これにより、デバイス メーカーやコンテンツ開発者は、さまざまな範囲のコンシューマ デバイスに対して最先端の高品質グラフィックス ソリューションを提供できます。
Mali-400 GPU 世界初のOpenGL ES 2.0準拠のマルチコアGPUは、2Dおよび3Dアクセラレーションを提供し、最大で1080pの解像度に対応します。
Mali-T624 GPU ARM Mali™-T624 GPUは、第2世代のMidgardファミリのGPUで、市場をリードするグラフィックスとGPUコンピュート機能を統合します。パフォーマンスの向上に加え、APIサポートを拡張することで、最近発表されたKhronos® OpenGL® ES 3.0およびOpenCL™のフル プロファイルにもモバイル デバイスでは初めて対応しています。

フィジカルIP
ARM®フィジカルIPプラットフォームは、プロセスに最適化されたIPを提供して、40 nm以下のプロセスでCortex-A9プロセッサのクラス最高の実装を実現します。
スタンダード セル ロジック ライブラリ さまざまなアーキテクチャで利用できるARMスタンダード セル ライブラリは、あらゆる種類のSoC設計のさまざまなパフォーマンス範囲をサポートします。設計者は、各種のライブラリを選択し、動作速度、消費電力、面積の点で設計を最適化できます。
メモリ コンパイラおよびレジスタ あらゆる種類のSoC設計に対するシリコン実証済みのSRAMレジスタ ファイル、およびROMメモリ コンパイラは、パフォーマンス重視のアプリケーションからコストや低消費電力が重視されるアプリケーションに至るまでのすべての種類に対応します。
インタフェース ライブラリ シリコン実証済みの幅広いインタフェースIP製品群は、さまざまなシステム アーキテクチャおよび標準を満たすように設計されています。汎用I/O特殊I/O、高速DDR、およびシリアル インタフェースは、少ないピン数で高いデータ スループットのパフォーマンスを実現するように最適化されています。

ツールのサポート

すべてのARMプロセッサは、ARM Development Studio 5(DS-5™)ツール スイートのほか、幅広いサードパーティ製ツール、オペレーティング システム、EDAベンダによってサポートされています。ARM DS-5ソフトウェア開発ツールは、完全なARM技術ポートフォリオを最大限に活用する他に例のないソリューションです。


 
» 
Cortex-A9 Powered
Go Left
Go Right

Maximise
» 

Help Us Serve You Better

Please help us understand how you use ARM.com by completing this survey. Your input will enable us to improve your overall website experience. Thank you!



Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set