Login

重要なお知らせ

このサイトはcookieを利用して、コンピュータに情報を保存しています。続けるには、同意が必要です。 cookie.

ARMのWebサイトでは2種類のcookieを利用しています:(1)サイトの機能を有効にし、要求に対して素早く反応できるようにするもの。(2)分析のためのcookieで、当サイト利用時に限り匿名でWeb訪問者をトラックするもの。cookieの利用に同意されない場合は、弊社のプライバシーポリシーをご確認いただき、cookieを無効にする方法を選択できます。cookieを無効にすると、サイトのいくつかの機能が使用できなくなりますのでご注意ください

Cortex-A9プロセッサ

Cortex-A9プロセッサ Image (View Larger Cortex-A9プロセッサ Image)
ARM Cortex -A9プロセッサは、過去にないレベルのパフォーマンスと電力効率により、高性能と低消費電力の両方が求められる設計や、放熱に関する制約がありコストが重視されるデバイスに最適なソリューションとなります。

ARM Cortex™-A9プロセッサは、シングル コアまたは設定可能なマルチコアのいずれのプロセッサでも、論理合成またはハード マクロ実装が利用可能です。このプロセッサは、さまざまな規模の応用に対応する拡張性があり、複数の市場にわたって一貫したソフトウェア投資を可能にします。

 

 


ARM Cortex-A9プロセッサは、高性能コンピュータ プラットフォームによって消費されるよりも少ない電力で次のような卓越した機能を提供します。
  • TSMC 40Gハード マクロ実装で2 GHzの標準動作を実現する卓越した性能
  • コストが重視されるデバイス向けの低消費電力のシングル コア実装
  • 高度なMPCoreテクノロジを使用して最大で4つのコヒーレントなコアに対応
  • オプションのNEON™メディアおよび浮動小数点処理エンジン

アプリケーション

Cortex-A9プロセッサは、次のような共通要件を共有することにより、携帯電話から高性能コンシューマ製品やエンタープライズ製品までの幅広い市場アプリケーションにわたってスケーラブルなソリューションを提供します。

  • 電力効率とパフォーマンスの向上による消費電力の削減
  • 要求の厳しいアプリケーションを対象としたピーク性能の向上
  • 複数のデバイスでソフトウェアとツールに対する投資を共有

Cortex-A9の概要

Cortex-A9プロセッサは、幅広くサポートされているARMv7アーキテクチャの充実した機能を実装した最高性能のARMプロセッサです。 先進的で高効率な、ダイナミック可変長、複数発行スーパースカラ方式、アウト オブ オーダ、投機実行8段パイプラインを中心として設計されたCortex-A9プロセッサは、多様なコンシューマ、ネットワーキング、エンタープライズ、モバイル アプリケーションにわたって最先端の製品に必要な機能を備え、過去にないパフォーマンスと電力効率を提供します。

Cortex-A9マイクロ アーキテクチャは、拡張性の高いマルチコア プロセッサであるCortex-A9 MPCore™マルチコア プロセッサ、あるいは従来型のCortex-A9シングル コア プロセッサのいずれにも使用されています。 拡張性の高いマルチコア プロセッサとシングル プロセッサは、16、32、64 KBの4ウェイ アソシアティブL1キャッシュ コンフィギュレーションとオプションのL2キャッシュ コントローラで最大8 MBのL2キャッシュをサポートすることにより、最大限の柔軟性を提供し、それぞれに適した応用分野と市場があります。

Cortex-A9のホワイトペーパーをダウンロードする

 

Cortex-A9 MPCoreマルチコア プロセッサ

 

Cortex-A9 MPCoreマルチコア プロセッサは、実績豊富なARM MPCoreテクノロジを統合するとともにマルチコア ソリューションの採用を簡素化し、普及を促進するための拡張機能を追加しています。 Cortex-A9 MPCoreプロセッサは、従来にない高いピーク性能を提供するだけでなく、設計の柔軟性を提供し、プロセッサ レベルとシステム レベルで消費電力をさらに低減、制御する新しい機能にも対応しています。 Cortex-A9 MPCoreプロセッサのターゲット実装においても、ARM MPCoreテクノロジによって提供される設計の柔軟性と高度な電力管理手法を生かし、熱に関する制約とモバイル機器の厳しい電力制限内で動作を維持することによって、現在のソリューションよりも高いピーク性能をモバイル機器に提供できます。 この拡張性の高いピーク性能により、このプロセッサは、現在の同クラスの高性能エンベデッド デバイスのパフォーマンスを上回り、幅広い市場にわたって一貫したソフトウェア投資を可能にします。

 

Cortex-A9シングル コア プロセッサ

ARM Cortex-A9プロセッサは、過去にないレベルのパフォーマンスと電力効率により、高性能と低消費電力の両方が求められる設計や、コストが重視されるシングル プロセッサ搭載デバイスに最適なソリューションとなります。 便利な合成可能フローとIPデリバラブルを使用することにより、Cortex-A9プロセッサは、互換性のあるソフトウェア環境を維持しつつ同程度のシリコン コストと消費電力内でパフォーマンスと電力効率の向上を必要とする既存のARM11™プロセッサベースの設計にとって、理想的なアップグレード パスを提供します。 Cortex-A9シングル コア プロセッサは、独立した命令トランザクションとデータ トランザクション用に、低レイテンシのHarvard64ビットAMBA® 3 AXI™マスタ インタフェースを2つ装備しています。また、キャッシュされているメモリ領域内でデータをコピーする際には、5プロセッサ サイクルごとに4つのダブル ワードの書き込みを続けることができます。

 

TSMC 40G用のCortex-A9のハード マクロ実装

 

シングル コアおよびマルチコアのソフト マクロに加え、一般的なデュアルコア コンフィギュレーションをTSMC 40G/GLプロセス用のハード マクロ実装として利用することにより、高性能Cortex-A9プロセッサ実装を市場化するまでの時間、リスク、およびコストを最小限に抑えることができます。最適化されたARMフィジカルIPおよび高度な実装手法を使用することで、このハード マクロは、電力に最適化された実装またはパフォーマンスに最適化された実装として利用できます。

速度に最適化: 速度に最適化されたハード マクロ実装は、システム デザイナ向けに意欲的な低消費電力手法を組み込んだ業界標準のARMプロセッサを提供します。これは、コンパクトで高密度の温度制約がある環境で要求される電力エンベロープ内で、ARMの高性能リーダーシップを、高マージンのコンシューマおよびエンタープライズ デバイスにまで拡張するものです。 このハード マクロ実装は、ティピカル シリコンから選別された場合に2 GHz以上で動作し、高マージンのパフォーマンス重視のアプリケーションに最適なソリューションとなります。

電力に最適化: 熱に関する制約がある多くのアプリケーション(たとえば、セットトップ ボックスDTV、プリンタ、その他の多機能なコンシューマ アプリケーションおよび高密度エンタープライズ アプリケーション)では、エネルギー効率が最も重要な要素となります。 Cortex-A9の電力に最適化されたハード マクロ実装は、ティピカル シリコンから選別された場合に、4000 DMIPSのピーク性能を達成する一方で、CPUあたり250 mW未満の消費電力を実現します。

ハード マクロ実装には、データ トラフィックの速度を最大限に高め、消費電力とシリコン面積を最小化するARM AMBA準拠の高性能システム コンポーネントが含まれています。 それぞれのCortex-A9ハード マクロ実装には、CoreSight™ Program Trace Macrocell(PTM)も含まれています。これにより、プロセッサの命令フローの完全な可視性が提供され、ソフトウェア コミュニティが最適化されたパフォーマンスを実現するためのコードを開発できるようになります。 さらに、このマクロには、128 K~8 MのL2キャッシュ メモリのコンフィギュレーションをサポートするARM高性能L2キャッシュ コントローラも含まれています。

 


ARM Cortex-A9のパフォーマンス、電力、および面積

 

Cortex-A9シングル コア
ソフト マクロ トライアル実装

Cortex-A9デュアル コア
ハード マクロ実装

プロセス

TSMC 65G

  TSMC 40G

最適化の方法 

パフォーマンスに最適化

パフォーマンスに最適化

電力に最適化

スタンダード セル ライブラリ

 ARM SC12

ARM SC12+高性能キット

ARM SC12+高性能キット

パフォーマンス(総DMIPS)

2,075 DMIPS

10,000 DMIPS

4,000 DMIPS

周波数

830 MHz

2000 MHz(ティピカル)

800 MHz(wc/ss)

エネルギー効率(DMIPS/mW)

  5.2

 5.26

8.0

ターゲット周波数での電力合計

0.4 W

1.9 W

0.5 W

シリコン面積

1.5 mm2(キャッシュを除く)

6.7 mm2
(L1パリティおよび
すべてのDFT/DFMを含む)

4.6 mm2
(すべてのDFT/DFMを含む)

 

 

 

コア面積、周波数範囲、および消費電力は、プロセス、ライブラリ、および最適化に大きく依存します。

ここに示す値は、汎用プロセス テクノロジ、スタンダード セル ライブラリ、およびRAMを使用して論理合成されたコアを例とした値です。

シングル コア プロセッサの面積には、NEON™または浮動小数点ユニットは含まれていません。 ベンチマークの測定には、64エントリのTLB、32 KBのIキャッシュ、および32 KBのDキャッシュが使用されています。

デュアル コア マルチプロセッサの面積には、SCU/GICおよびサポート ロジックが含まれています。 両方のコアに、NEONエンジン サポート、128エントリのTLB、32 KのIキャッシュ、および32 KBのDキャッシュが含まれています。

 


 Cortex-A9

アーキテクチャ ARMv7-A Cortex

Dhrystone性能

 2.50 DMIPS/MHz(コアあたり)
マルチコア

1~4コア
シングル コア バージョンも提供

ISAのサポート
メモリ管理メモリ管理ユニット
デバッグ&トレースCoreSight™ DK-A9(別個に入手可能)

 

 Cortex-A9の主な特徴

TrustZone®テクノロジデジタル著作権管理から電子決済までのさまざまなセキュリティ アプリケーションの信頼できる実装を保証します。 テクノロジおよび業界パートナーからの幅広いサポートがあります。
Thumb-2 テクノロジ従来のARMコードのピーク性能を実現したうえで、命令を格納するのに必要なメモリを最大30%削減します。
Jazelle RCTおよびDBXテクノロジバイト コード言語のジャスト イン タイム(JIT)コンパイルおよびアヘッド オブ タイム コンパイルを最適化してコード サイズを最大で1/3程度に縮小します。さらに、Java命令のバイト コードの直接実行をサポートして、従来の仮想マシンにおける処理を加速します。
最適化されたレベル1キャッシュパフォーマンスおよび電力に最適化されたL1キャッシュと最小アクセス レイテンシ手法の組み合わせにより、高性能と低消費電力が実現されます。 さらに、プロセッサ間通信のためのキャッシュ コヒーレンスのオプションや、マルチコア ソフトウェア開発を単純化するための多機能なSMP対応OSのサポートのオプションも提供されます。
レベル2キャッシュ コントローラ(オプション)高周波数設計や、オフ チップ メモリ アクセスに伴う消費電力を削減する必要がある設計において、最大8 MBのキャッシュ メモリへの低レイテンシ、高帯域幅アクセスを提供します。

高度なマルチコア テクノロジ

スヌープ制御ユニットSCUは、ARMマルチコア テクノロジの核であり、マルチコア テクノロジが有効なすべてのプロセッサについて、インターコネクト、調停、通信、キャッシュ対キャッシュおよびシステム メモリ転送、キャッシュ コヒーレンス、およびその他の機能を管理します。 さらに、Cortex-A9 MPCoreプロセッサは、初めてこれらの機能を他のシステム アクセラレータやキャッシュを持たないDMA駆動のマスタとなる周辺回路に公開します。これにより、プロセッサのキャッシュ階層へのアクセスを共有して、パフォーマンスの向上とシステム全体の消費電力の削減を実現します。 さらに、このシステム コヒーレンスにより、ソフトウェア コヒーレンスをそれぞれのOSドライバ内に保持することから生じるソフトウェアの複雑さが緩和されます。
アクセラレータ コヒーレンス ポートSCU上のこのAMBA® 3 AXI™互換のスレーブ インタフェースは、システム全体のパフォーマンス、消費電力、またはソフトウェアの簡素化の点で、Cortex-A9 MPCoreプロセッサと直接接続するのが望ましい多様なシステム マスタに対してインターコネクト ポイントを1つ提供します。 このインタフェースは、標準AMBA 3 AXIスレーブとして動作し、接続されているコンポーネントに対して追加のコヒーレンス要件を課すことなく、すべての標準読み出しおよび書き込みトランザクションをサポートします。 しかし、メモリのコヒーレント領域に対する読み出しトランザクションは、必要な情報が既にプロセッサのL1キャッシュに格納されているかどうかを判定するためにSCUとやり取りします。格納されている場合、その情報は要求元のコンポーネントに直接返されます。 必要な情報がL1キャッシュにない場合は、メイン メモリに転送される前に情報がL2キャッシュ内でヒットする可能性があります。 コヒーレント メモリ領域に対する書き込みトランザクションの場合、SCUは、書き込みがメモリ システムに転送される前にコヒーレンスを強制します。 また、オプションで、トランザクションをL2キャッシュに割り当てることで、オフ チップ メモリへの直接的な書き込みが消費電力とパフォーマンスに与える影響を回避することもできます。
汎用割り込みコントローラ標準化および設計された割り込みコントローラの実装により、GICは、プロセッサ間通信およびシステム割り込みのルーティングと優先順位付けに対する柔軟で優れたアプローチを提供します。ソフトウェアの制御下で最大224個の独立した割り込みがサポートされ、各割り込みには、CPU間での分散、ハードウェアの優先順位付け、およびオペレーティング システムとTrustZoneソフトウェア管理レイヤ間でのルーティングなどの操作が適用可能です。このルーティングの柔軟性とオペレーティング システム内に割り込みを仮想化する機能のサポートは、準仮想化マネージャを使用したソリューションの機能を高めるために必要な機能の1つです。

オプションの高度なテクノロジ

Cortex-A9 NEONメディア処理エンジン(MPE)いずれかのCortex-A9プロセッサとともに使用できるCortex-A9 MPEは、浮動小数点ユニットのパフォーマンスと機能に加え、NEON Advanced SIMD命令セットの実装を提供するエンジンを提供して、メディアおよび信号処理機能のアクセラレーションを実現します。MPEは、Cortex-A9プロセッサの浮動小数点ユニット(FPU)を拡張して、各サイクルの8/16/32ビット整数および32ビット浮動小数点データに対するさまざまなSIMD演算セットをサポートするクワッドMACと追加の64ビットおよび128ビットのレジスタ セットを提供します。
Cortex-A9浮動小数点ユニット(FPU)いずれかのCortex-A9プロセッサとともに実装されるFPUは、前世代のARM浮動小数点コプロセッサとのソフトウェア互換性があるARM VFPv3アーキテクチャに対応する高性能の単精度および倍精度浮動小数点命令を提供します。

 


Cortex-A9プロセッサは、数多くの次世代デバイスの主役として、他の多くのIPブロックに統合されることが多くなっています。

システムIP

システムIPコンポーネントは、複雑なSoC(System on Chip)を構築するうえで極めて重要なコンポーネントです。開発者は、システムIPコンポーネントを利用して、開発および検証サイクルの大幅な短縮、コストの削減、製品化までの時間の短縮を実現できます。

説明AMBAバスシステムIPコンポーネント
アドバンストAMBA 3インターコネクトIP

AXI

NIC-301、PL301

DMAコントローラ

AXI

DMA-330、PL330

レベル2キャッシュ コントローラ

AXI

L2C-310、PL310

ダイナミック メモリ コントローラ

AXI

DMC-340、PL340

DDR2ダイナミック メモリ コントローラ

AXI

DMC-342

スタティック メモリ コントローラ

AXI

SMC-35x、PL35x

TrustZoneアドレス空間コントローラ

AXI

PL380

CoreSight™デザイン キット

ATB

CDK-11

メディア プロセッサ
Mali™製品ファミリは、すべてのエンベデッド グラフィックス ニーズに対応する完全なグラフィックス スタックを提供します。これにより、デバイス メーカーやコンテンツ開発者は、さまざまな範囲のコンシューマ デバイスに対して最先端の高品質グラフィックス ソリューションを提供できます。
Mali-400 GPU世界初のOpenGL ES 2.0準拠のマルチコアGPUは、2Dおよび3Dアクセラレーションを提供し、最大で1080pの解像度に対応します。
Mali-200 GPU高度な2Dおよび3Dアクセラレーションを提供する高性能グラフィカル プロセッサです。 OpenGL ES 2.0をサポートします。

 

フィジカルIP

ARM®フィジカルIPプラットフォームは、プロセスに最適化されたIPを提供して、40 nm以下でCortex-A9プロセッサのクラス最高の実装を実現します。
スタンダード セル ロジック ライブラリさまざまなアーキテクチャで利用できるARMスタンダード セル ライブラリは、あらゆる種類のSoC設計のさまざまなパフォーマンス範囲をサポートします。 設計者は、各種のライブラリを選択し、動作速度、消費電力、面積の点で設計を最適化できます。
メモリ コンパイラおよびレジスタあらゆる種類のSoC設計に対するシリコン実証済みのSRAMレジスタ ファイル、およびROMメモリ コンパイラは、パフォーマンス重視のアプリケーションからコストや低消費電力が重視されるアプリケーションに至るまでのすべての種類に対応します。
インタフェース ライブラリシリコン実証済みの幅広いインタフェースIP製品群は、さまざまなシステム アーキテクチャおよび標準を満たすように設計されています。 汎用I/O特殊I/O、高速DDR、およびシリアル インタフェースは、少ないピン数で高いデータ スループットのパフォーマンスを実現するように最適化されています。

 

ツールのサポート

すべてのARMプロセッサは、ARM Development Studio 5(DS-5™)ツール スイートのほか、幅広いサードパーティ製ツール、オペレーティング システム、EDAベンダによってサポートされています。 ARM DS-5ソフトウェア開発ツールは、完全なARM技術ポートフォリオを最大限に活用する、他に例のないソリューションです。


» 
Latest Forum Posts
 
» 
Cortex-A9 Powered
Go Left
Go Right

Maximise