Cortex-A5プロセッサ

 530～600 MHz（全てRVt）

700MHz + （一部LVt）

     16K/16Kキャッシュを含む面積

     16K/16Kキャッシュを含む面積 + NEON    

 1～4コア

シングル コア バージョンも提供

• ARM
• Thumb®-2 / Thumb
• DSP & SIMD拡張機能
• VFPv4浮動小数点（オプション）
• NEON™ Advanced SIMD（オプション）
• Jazelle® DBXおよびRCT

従来のARMコードのピーク性能を実現したうえで、命令を格納するのに必要なメモリを最大30%削減します。  

デジタル著作権管理から電子決済までのさまざまなセキュリティ アプリケーションの信頼できる実装を保証します。 テクノロジおよび業界パートナーからの幅広いサポートがあります。

オプションのCortex-A5 NEON MPEは、Cortex-A5浮動小数点ユニットのパフォーマンスと機能に加え、ARM NEON Advanced SIMD命令セットの実装を提供して、メディアおよび信号処理関数のアクセラレーションを実現します。

MPEは、Cortex-A5の浮動小数点ユニット（FPU）を拡張して、8/16/32ビット整数および32ビット浮動小数点データ型に対するさまざまなSIMD演算一式をサポートする追加のレジスタ セットを提供します。

オプションのCortex-A5 FPUは、ARM Vector Floating Point v4アーキテクチャの実装であり、16個の倍精度レジスタを備えています（VFPv4-D16）。 このユニットは、『ANSI/IEEE Std 754-1985, IEEE Standard for Binary Floating-Point Arithmetic』（IEEE 754）に準拠した浮動小数点計算機能を提供します。

このFPUは、VFPv4アーキテクチャのすべてのデータ処理命令およびデータ型をサポートするほか、単精度および倍精度の加算、減算、乗算、除算、積和演算、および平方根演算を完全にサポートします。 さらに、固定小数点データ形式、浮動小数点データ形式、および浮動小数点定数命令の間の変換も行います。

バイト コード言語のジャスト イン タイム（JIT）コンパイルおよびアヘッド オブ タイム コンパイルを最適化してコード サイズを最大で1/3程度に縮小します。さらに、Java命令のバイト コードの直接実行をサポートして、従来の仮想マシンにおける処理を加速します。

電力に最適化されたL1命令およびデータ キャッシュを4～64 Kの範囲で個別に設定できます。ARM SRAMの最適化されたインスタンスを使用できます。

Cortex-A5は、複数の未解決のトランザクションをサポートする64ビットのユニファイドAXIバスを実装し、ARM1176JZ-Sと比較して3倍以上のメモリ帯域幅を備えています。

 高度なマルチコア テクノロジ

SCUは、ARMマルチコア テクノロジの核であり、マルチコア テクノロジが有効なすべてのプロセッサについて、インターコネクト、調停、通信、キャッシュ対キャッシュおよびシステム メモリ転送、キャッシュ コヒーレンス、およびその他の機能を管理します。

さらに、Cortex-A5 MPCoreプロセッサは、これらの機能を他のシステム アクセラレータやキャッシュを持たないDMA駆動のマスタとなる周辺回路に公開します。これにより、プロセッサのキャッシュ階層へのアクセスを共有して、パフォーマンスの向上とシステム全体の消費電力の削減を実現します。 さらに、このシステム コヒーレンスにより、ソフトウェア コヒーレンスをそれぞれのOSドライバ内に保持することから生じるソフトウェアの複雑さが緩和されます。

SCU上のこのAMBA 3 AXI互換のスレーブ インタフェースは、システム全体のパフォーマンス、消費電力、またはソフトウェアの簡素化の点で、Cortex-A5 MPCoreプロセッサと直接接続した方が望ましい多様なシステム マスタのインターコネクト ポイントを提供します。

このインタフェースは、標準AMBA 3 AXIスレーブとして動作し、接続されているコンポーネントに対して追加のコヒーレンス要件を課すことなく、すべての標準読み出しおよび書き込みトランザクションをサポートします。 しかし、メモリのコヒーレント領域に対する読み出しトランザクションは、必要な情報が既にプロセッサのL1キャッシュに格納されているかどうかを判定するためにSCUとやり取りします。 格納されている場合、その情報は要求元のコンポーネントに直接返されます。必要な情報がL1キャッシュにない場合は、最終的にメイン メモリに転送される前に情報がL2キャッシュ内でヒットする可能性があります。

コヒーレント メモリ領域に対する書き込みトランザクションの場合、SCUは、書き込みがメモリ システムに転送される前にコヒーレンスを強制します。 また、オプションで、トランザクションをL2キャッシュに割り当てることで、オフ チップ メモリへの直接的な書き込みが消費電力とパフォーマンスに与える影響を回避することもできます。

新しく標準化され設計されたARM割り込みコントローラの実装により、GICは、プロセッサ間通信およびシステム割り込みのルーティングと優先順位付けに対する柔軟で優れたアプローチを提供します。 GICは、ソフトウェア制御の下で最大224個の独立した割り込みをサポートします。それぞれの割り込みに対して、CPU間での転送、ハードウェアの優先順位付け、およびオペレーティング システムとTrustZoneソフトウェア管理レイヤ間のルーティングなどの操作を実行できます。 このルーティングの柔軟性とオペレーティング システム内に割り込みを仮想化する機能のサポートは、準仮想化マネージャを使用したソリューションの機能を高めるために必要な機能の1つです。

AXI

AXI

DMA-330、PL330

AXI

L2C-310、PL310

AXI

DMC-340、PL340

AXI

DMC-342

AXI

AXI

PL380

ATB

CDK-11

高度な2Dおよび3Dアクセラレーションを提供する高性能グラフィカル プロセッサです。OpenGL ES 2.0をサポートします。

Mali-55GPU