ARM9プロセッサ ファミリ

ARM968E-S

DSP拡張を備えた省フットプリントのARM9プロセッサ（低電力が求められるデータ量の多いエンベデッド リアルタイム アプリケーション向け）

小型で低消費電力のARM9プロセッサは、多くのリアルタイム型のアプリケーションに最適です。 標準インタフェースを介して容易に接続できる密結合メモリに基づいて効率よく動作します。

ARM946E-S

MPUを備えたDSP拡張キャッシュ付きプロセッサ（RTOSを実行するリアルタイム アプリケーション向け）

オプションのキャッシュ インタフェースと完全なメモリ保護ユニットを備えたリアルタイム指向のプロセッサです。 このプロセッサが適しているのは、コードの大部分がメイン メモリに存在し、必要に応じてキャッシュにロードされる一方、主要な例外処理コードとデータは密結合メモリ内でローカルに維持できるようなアプリケーションです。

ARM926EJ-S

Javaアクセラレーション、DSP拡張機能、MMUを備えたアプリケーション プロセッサ（OSベースのアプリケーション向け）

ARM926EJ-Sは、Linux、WindowsCE、Symbianなど、あらゆるオペレーティング システムに対応可能な、エントリ ポイントとなるプロセッサです。 完全なグラフィカル ユーザ インタフェースを必要とする多くのアプリケーションに適しています。

ARM9ファミリ プロセッサのネーミング ― ARM9xxE(J)-S

• E ― DSP拡張機能
  • 小数飽和算術演算の効率向上を意図して強化された命令
  • シングル サイクル32x16乗算器を実装
  • 32x16および16x16の乗算命令
  • 先行ゼロカウント命令
• J  ―  JazelleによるJavaアクセラレーション
  • エンベデッドJazelleハードウェア アクセラレーションによるJavaのパフォーマンスは、220MHzで約1300CM
  • 一般的なJavaハードウェア コプロセッサ ソリューションと比べてシンプルになり消費電力も低減
  • ARM926EJ-Sプロセッサでのみ利用可能
• S  ― 完全に論理合成可能  

ARM9ファミリ プロセッサの主な機能の比較

ARM9ファミリ プロセッサ間の詳細な機能比較については、プロセッサ選択ツールもご利用ください。

Cortexへの移行

ARM9ファミリには、最新のARM Cortexプロセッサへとつながる確実なロードマップが用意されています。 強力で多機能な選択肢を提供するCortex-AとCortex-Rファミリによって、ARM9の設計を次世代へと容易に移行することができます。

ARM9ファミリの技術的特徴

• ARMv5TEアーキテクチャ ベース
• 効率的な5段パイプラインによる高速スループットとシステム パフォーマンス
  • フェッチ／デコード／実行／メモリ／ライトバック 
• ARMとThumb^®の両方の命令セットをサポート
  • ARMとThumbの効率的なインターワークによって、パフォーマンスとコード密度の組み合わせを最適化 
• ハーバード アーキテクチャ ― 命令とデータのメモリ インタフェースを分離 
  • 利用可能なメモリ帯域幅が向上 
  • 命令メモリとデータ メモリに同時アクセス 
  • パフォーマンスが向上 
• 31本の32ビット レジスタ 
• 32ビットALUとバレル シフタ 
• 拡張32ビットMACブロック 

デバッグとトレースを強化するCoreSight™ ETM9インタフェース

• 標準AMBA^® AHB™ インタフェース 
• コプロセッサ インタフェース

メモリ コントローラ

• メモリ操作はMMUまたはMPUによって制御される 
• MMUが提供するもの 
  • 仮想メモリのサポート
  • FCSE（Fast Context Switching Extension） 
• MPUによって以下のことが可能となる 
  • メモリの保護と境界設定 
  • アプリケーションのサンドボックス化 
• ライト バッファ 
  • 内部プロセッサと外部メモリを分離
  • 4つの独立したアドレスで16ワードをストア可能
  • 書き込みバッファのキャスト アウトによるダーティ ラインの追い出し

柔軟性に優れたキャッシュ設計

• ハーバード キャッシュ アーキテクチャ 
• 4 KB～128 KBの範囲で、2の累乗単位でサイズを設定可能 
• 命令キャッシュとデータ キャッシュにそれぞれ異なるサイズを設定可能 
• ライン長は8ワード固定 
• 固定4ウェイ セット アソシエーション 
• ゼロ ウェイト状態アクセス 
• クリティカル ワード ファースト キャッシュ ライン フィル 
• ノン ブロッキング 
• 仮想アドレス指定

柔軟性に優れたTCM設計

• ハーバード機構
• 4 KB～1 MBの範囲で、2の累乗単位でサイズを設定可能（0 KBも可）
• それぞれのサイズを独立させることが可能
• RAMにもROMにも使用可能
• ウェイト状態が許容される 
• デュアル バンク式TCM（ARM968）
• 物理的にアドレス指定 
  • 非シーケンシャル アクセスは1サイクルのペナルティによってアドレス変換が可能

DSP拡張 

• シングル サイクル32x16乗算器を実装 
  • すべての乗算命令が高速化 
  • パイプライン化された設計によって、1つの16x16または32x16で各サイクルを開始可能 
• 新しい32x16および16x16の乗算命令 
  • レジスタの上下16ビットに独立してアクセス可能 
  • パックされた16ビット オペランドに対し32ビット帯域幅を効率的に使用可能 
  • ARM ISAが32x32乗算命令を提供 
• 効率的な小数飽和算術演算 
  • QADD、QSUB、QDADD、QDSUB 
• 先行ゼロカウント命令 
  • より高速な正規化と除算が実現