Login

重要なお知らせ

このサイトはcookieを利用して、コンピュータに情報を保存しています。続けるには、同意が必要です。 cookie.

ARMのWebサイトでは2種類のcookieを利用しています:(1)サイトの機能を有効にし、要求に対して素早く反応できるようにするもの。(2)分析のためのcookieで、当サイト利用時に限り匿名でWeb訪問者をトラックするもの。cookieの利用に同意されない場合は、弊社のプライバシーポリシーをご確認いただき、cookieを無効にする方法を選択できます。cookieを無効にすると、サイトのいくつかの機能が使用できなくなりますのでご注意ください

ARM926プロセッサ

ARM926プロセッサ Image
ARM926EJ-S™プロセッサは、Jazelle®テクノロジによって強化された32ビットRISC CPUや、柔軟にサイズを設定可能な命令キャッシュとデータ キャッシュ、密結合メモリ(TCM)インタフェース、メモリ管理ユニット(MMU)をその特長としています。 また、命令用とデータ用の独立したAMBA® AHB™インタフェースを装備しているため、AHBベースのマルチレイヤ型システムに最適です。 ARM926EJ-Sプロセッサは、ARMv5TEJ命令セットを実装し、1サイクルでMAC演算を処理する16 x 32ビットの高性能乗算器と16ビットの固定小数点DSP命令を備えることによって多くの信号処理アプリケーションの性能を高めるとともに、Thumb®テクノロジをサポートします。

ARM926EJプロセッサのハード マクロ実装は、ARMプロセッサ ファウンドリ プログラムおよびDesignStartプログラムから入手できます。

ARM IP Download Available

Requires free customer account

 
 


概要

プラットフォームOSベースのアプリケーションをサポートする強力なアプリケーション プロセッサ

ARM926EJ-Sプロセッサは、LinuxWindows CESymbianなど、あらゆるオペレーティング システムに対応可能な、エントリ ポイントとなるプロセッサです。 多くのアプリケーションに適したARM926EJ-Sプロセッサは、ARMプロセッサの中でも最も支持されているものの1つです。

ARM926EJ-Sプロセッサが提供するいくつかの機能を次に示します。

  • Javaアクセラレーション
  • DSP拡張機能
  • 浮動小数点ユニット(オプション)
  • 柔軟なローカル メモリ システムにキャッシュおよび優れた密結合メモリ(TCM)を統合
  • ARM7TDMI®プロセッサとバイナリ互換

業界標準

ARM9プロセッサの累積出荷数が50億個を突破

ARM926EJ-Sプロセッサは、これまで全世界100社を超えるシリコン ベンダにライセンスされ、今も幅広い製品およびアプリケーションに採用され続けています。

その実証済みの安定したパフォーマンスによって、製品化までの時間を大幅に短縮するとともに、設計者に低リスクのソリューションを提供します。

アプリケーション範囲

ARM926EJ-Sは先進のデジタル製品に幅広く利用されています。

製品タイプアプリケーション

コンシューマ

スマートフォン、PDA、セットトップ ボックス、PMP、電子玩具、デジタル スチル カメラ、デジタル ビデオ カメラなど

ネットワーキング

ワイヤレスLAN、802.11、Bluetooth、Firewire、SCSI、2.5G/3Gベースバンドなど

自動車

パワー トレイン、ABS、ボディ システム、ナビゲーション、インフォテインメントなど

エンベデッド

USBコントローラ、Bluetoothコントローラ、医療用スキャナーなど

ストレージ 

HDDコントローラ、ソリッド ステート ドライブなど

プラットフォームOSサポート

MMUを備えるARM926EJ-Sプロセッサは、LinuxWindows CESymbianなど、フル機能のOS用途に対応しています。

Java実行速度の向上

  • Jazelle® DBXは、携帯電話に代表されるコンシューマ デバイスに対し、メモリ消費やバッテリ駆動時間、ユーザの使用感を損なわずに、高性能のJavaを展開する目的で広く利用されています。
  • Jazelle RCTを使用することによって、AOTコンパイルやJITコンパイルに伴うコードの膨張を大幅に削減できるため、大衆市場向けデバイスへのAOT技術の実用化が可能となります。
  • 加えて、Jazelle RCTを使用することによって、Microsoft .NET Compact FrameworkやPythonなど、Java以外の実行環境をサポートすることもできます。

柔軟

多機能でコストが重視されるアプリケーション向けにカスタマイズ可能

  • 設定可能なメモリ管理ユニット
  • 高度な設定が可能なキャッシュとTCM、およびバス インタフェース
  • 柔軟性に優れたデバッグ/トレース インフラストラクチャ
  • (オプション)浮動小数点ユニット(IEE754)

OS、RTOS、ツール サポートの充実したエコシステム

Connected Communityの650社以上のメンバーがARM926EJ-Sプロセッサをサポート

  • コンパイラ、デバッガ、RTOSツールで構成する業界で最も幅広いエコシステム
  • 多数の設計サービス パートナーが設計作業を支援
  • プロセッサに統合するサードパーティIPが豊富

ARM926EJ-Sのパフォーマンス、電力、および面積  
 プロセス

TSMC 180nm G

TSMC 130nm G

TSMC 90nm G

 

 速度に最適化

速度に最適化 

面積に最適化 

速度に最適化 

面積に最適化 

スタンダード セル ライブラリ

 ARM SC9

ARM SC12 

ARM SC9 

ARM SC12 

ARM SC7

パフォーマンス(総DMIPS)

 220

 304

 262

 517

275

パフォーマンス(DMIPS/MHz)

1.1

1.1

1.1

1.1

1.1

最大周波数*(MHz)

200

276

238

470

250

キャッシュ サイズ

8K/8K

8K/8K

8K/8K

8K/8K

8K/8K

キャッシュを含む面積(mm2

6.5

2.78

2.39

1.40

0.85

キャッシュを除く面積(mm2

 3.0

 1.61 

 1.45

 1.01

 0.50 

キャッシュを含む消費電力(mW/MHz)

-

-

0.48

0.235

0.14

キャッシュを除く消費電力(mW/MHz)

-

-

0.36

0.20

0.11

キャッシュを含む電力効率(DMIPS/mW)

-

-

2.29

4.68

7.85

キャッシュを除く電力効率(DMIPS/mW)

-

-

3.05

5.5

10.0

 

コア面積、周波数範囲、および消費電力は、プロセス、ライブラリ、および最適化に依存します。 ここに示す値は、汎用TSMCプロセス テクノロジ、ARMフィジカルIPスタンダード セル ライブラリ、およびRAMを使用する統合コアを例とした値です。

速度を最適化した実装とは、ターゲットとする周波数性能を達成するためのライブラリの選択、合成フローの決定、およびトレードオフを指します。 面積を最適化した実装とは、ターゲットとする面密度を達成するためのライブラリの選択、合成フローの決定、およびトレードオフを指します。

「キャッシュを除く面積」の数値には、RAMの面積は含まれませんが、メモリ管理、キャッシュ制御、デバッグなどのすべてのロジックが含まれます。 「キャッシュを含む面積」の数値には、コア、記載の命令キャッシュおよびデータ キャッシュ、必要なすべてのRAMが含まれます。

* ワースト ケース条件  -   0.18µmプロセス ― 1.62V、125C、スロー シリコン。0.13µmプロセス ― 1.08V、125C、スロー シリコン。90nmプロセス ― 0.9V、125C、スロー シリコン。

TYPケース条件 ― 0.18µmプロセス ― 1.8V、25C、ティピカル シリコン。0.13µmプロセス ― 1.2V、25C、ティピカル シリコン。90nmプロセス ― 1V、25C、ティピカル シリコン。

 


ARM926EJ-S
アーキテクチャARMv5TE
ISAのサポート
パイプライン5段
Dhrystone性能1.1 DMIPS / MHz
割り込みFIQ/IRQ
メモリ システムメイン/TCMインタフェース
バスAMBA® AHB™インタフェース(x2)
  • AHB-Liteマスタ(通常用)
  • AHB-Liteスレーブ(DMA TCMアクセス用)
デバッグ&トレース
  • EmbeddedICE-RTリアルタイム デバッグ ユニット
  • JTAGインタフェース ユニット
  • Embedded Trace Macrocell(CoreSight™ ETM9)への直接接続用インタフェース
可用性論理合成可能/ハード マクロ

 

 

ARM926EJ-Sの主な機能
ARMおよびThumb ISAARM 32ビット命令セットは、高いパフォーマンスが要求される用途に使用されます。 ARM命令は、32ビット幅で、4バイトの境界で整列されます。 すべてのARM命令は、直前の命令によって特定の条件コードが設定された場合にのみ実行するように「条件指定」することもできます。
Thumbは、32ビットARMアーキテクチャに対する拡張機能です。 Thumb命令セットには、最も一般的に使用される32ビットARM命令のサブセットを、16ビット幅のオペコードに圧縮したものが含まれています。 これらの16ビット命令は実行時に、完全な32ビットARM命令へと伸張されます。ARM命令への伸張は、透過的かつリアルタイムに実行され、パフォーマンスの損失は生じません。
設計者は、16ビットThumb命令セットと32ビットARM命令セットの両方を使用することができるため、アプリケーションの要件に応じて、パフォーマンスとコード サイズのどちらを重視するかをサブルーチン レベルで柔軟に調整することができます。
設定可能な命令キャッシュとデータ キャッシュARM926EJ-Sプロセッサには、命令キャッシュ(ICache)とデータ キャッシュ(DCache)が存在します。 キャッシュのサイズは、4KB~128KBの範囲内で、2の累乗単位で調整できます。
設定可能な命令TCMとデータTCMARM926EJ-Sプロセッサは、高度な設定が可能な命令TCMとデータTCMをサポートしています。 通常、TCMは、キャッシュでは十分に対応できない可能性のある用途に使用されます。限定されたクローズドループ制御を伴う極めて確定的な動作や低レイテンシが要求される用途がその中心となります。 TCMアクセスは、確定的な動作であり、AHBにはアクセスしません。 したがって、リアルタイムのパフォーマンスが要求されるコードを格納する場合には、DTCM(データTCM)およびITCM(命令TCM)が向いています。
一般に、命令TCMは割り込みまたは例外を処理し、データTCMは、オーディオ/ビデオ処理など、データ量の多いタスクを処理します。
ITCMとDTCMのサイズは、1KB~1MBの範囲で、2の累乗単位で別々に設定することができます(0KBも可)。
MMUARM926EJ-SプロセッサのMMUは、ARMアーキテクチャv5のMMUです。 このMMUは、Symbian OS、WindowsCELinuxなどのプラットフォームで動作するシステムに必要な仮想メモリ機能を備えています。
データ アクセスと命令アクセスのアドレス変換、パーミッション チェック、メモリ領域属性の制御には、メイン メモリに格納された1組の2レベル ページ テーブルが使用されます。
MMUは1つの変換ルックアサイド バッファ(TLB)を使用して、このページ テーブルが保持する情報をキャッシュします。
セクションとページの両方をサポートするために、2レベルのアドレス変換が存在します。 変換後の物理アドレスは、MMUの変換ルックアサイド バッファ(TLB)に格納されます。
MMUの主な機能を次に示します。
  • サイズ、ドメイン、アクセス保護方式をマッピングする標準ARMアーキテクチャv5 MMU
  • マッピング サイズ:1MB(セクション)、64KB(ラージ ページ)、4KB(スモール ページ)、1KB(タイニ ページ)
  • ラージ ページおよびスモール ページへのアクセス パーミッションを、ページの4分の1ごとに個別に指定することが可能(サブページ パーミッション)
Jazelle JavaアクセラレーションARM926EJ-Sプロセッサは、バイト コードを効率的に実行する機能を備えています。JITに近いJavaパフォーマンスを実現でき、それに関するコード オーバーヘッドはありません。
DSP拡張機能ARM9ファミリの利点は、サーボ モータ制御、Voice over IP、ビデオ/オーディオ コーデックなど、広範なソフトウェア アプリケーション向けに、低消費電力で高性能のARM9ベースのソリューションを可能にする強力なDSP拡張機能です。
ARM DSP拡張機能は、DSP性能の向上にそれほど高いクロック周波数を必要としません。 また、性能が向上しても、一般的な実装における消費電力の増加はほとんどありません。 大量の信号処理を必要とするスマートフォンなどのエンベデッド システムをはじめ、多くのアプリケーションにおいては、DSP拡張機能によってハードウェア アクセラレータの追加が不要となります。
  • シングル サイクル16x16/32x16のMACを実装
  • ARM7™ベースのCPU製品と比べ、DSP性能を2~3倍に向上
  • オーバーヘッドなしのサチュレーション拡張機能をサポート
  • 拡張アドレシング モードで、レジスタ ペアをロード/ストアする命令
  • CLZ命令が算術演算の正規化と除算性能を向上

ARMアーキテクチャをターゲットとするコンパイラは、これらのDSP拡張機能を使用することで、標準C/C++ソフトウェアのコード生成を改善することができます。これらの拡張機能は、コンパイラ組み込み関数またはインライン アセンブリ コードを介して、ソフトウェア開発者が明示的にリクエストできます。

(オプション)VFP9-S浮動小数点ユニットVFP9-Sコプロセッサの演算は、IEEE 754規格に準拠しています。 VFP9-Sコプロセッサは、ARM9プロセッサ ファミリに特化して設計されており、単精度と倍精度の演算(加算、減算、乗算、除算、積和)を完全にサポートしています。 高水準言語に対応するため、浮動小数点データ形式とARM整数ワード形式間の変換は、ゼロ方向への丸めモードで変換を実行する特殊な演算によって実現されます。
VFP9-Sコプロセッサによって、エンベデッド アプリケーションにはパフォーマンス/電力/面積のソリューションが、汎用アプリケーション(Javaなど)には高いパフォーマンスが提供されます。
VFP9-Sコプロセッサは、次の点が重視されています。
  • 32ビットの分離されたロード/ストア バスによる高いデータ転送帯域幅
  • 演算の多くを正規化されたデータに対しハードウェアで高速実行することによって、全体的なパフォーマンスを高めるとともに、必要に応じてIEEE 754規格を完全サポート
  • 除算と平方根演算を他の算術演算と並列実行することによって遅延の大きい演算の影響を低減
  • サポート コードを用いず、RunFastモードでIEEE 754規格にほぼ準拠、すべての入力データについて、実行時間を確定的に計算可能
  • 低消費電力、小さなダイ サイズ、カーネル コードの削減
デバッグ インタフェースアプリケーション ソフトウェアやオペレーティング システムの開発を支援するため、ARM9プロセッサには、先進のデバッグ機能を意図したハードウェア拡張機能が搭載されています。
デバッグ拡張機能を使用することによって、Halted System Debugがプロセッサの内部状態とAHBの外部状態を調査できる一方、それ以外のシステム アクティビティはすべて通常どおり継続することができます。
重要な割り込みサービス ルーチンを実行したままプロセッサをデバッグできるモニタ デバッグ モード動作もサポートされます。 通常、デバッグ モニタ プログラムは、デバッグ通信チャネルを介してデバッグ ホストと通信します。
ETMインタフェースCoreSight ETM9は、非侵入型でサイクル精度の高い命令トレースとデータ トレースをARM9ファミリ プロセッサに提供します。

システム開発

標準システムIPに接続 ― AMBA®インターコネクトとの互換性により、ペリフェラルやメモリを備えたシステムを迅速かつ効率的に設計可能

 

システムIP

システムIPコンポーネントは、複雑なSoC(System on Chip)を構築するうえで極めて重要なコンポーネントです。開発者は、ARMのシステムIPコンポーネントを利用して、開発および検証サイクルの大幅な短縮、コストの削減、製品化までの時間の短縮を実現できます。

説明

AMBAバス

システムIPコンポーネント

AMBA AHBインタフェースによりエンベデッド システムの迅速なコンフィギュレーションが可能

AHB

AMBAデザイン キット(ADK)

AHBメモリ コントローラ(ダイナミック、スタティック、およびハイブリッドのメモリ コントローラ)

AHB

PL24Xファミリ

論理合成可能UART

AHB

PL011

論理合成可能なシングルワイヤ ペリフェラル インタフェース(SPI)コントローラ

AHB

PL022

IBM定義のPS/2インタフェース規格に準拠した論理合成可能なキーボード/マウス インタフェース

AHB

PL050

割り込み制御付きで8ビットをサポートする論理合成可能なGPIOコントローラ

AHB

PL061

 

メディア プロセッサ

Mali™製品ファミリは、すべてのエンベデッド グラフィックス ニーズに対応する完全なグラフィックス スタックを提供します。これにより、デバイス メーカーやコンテンツ開発者は、さまざまな範囲のコンシューマ デバイスに対して最先端の高品質グラフィックス ソリューションを提供できます。

Mali-55 GPU

Mali-55 GPUは、Maliタイルベースのレンダリング アーキテクチャを使用してグラフィカル イメージを表示するときのエネルギー効率を最大化し、システム上の帯域幅要求を最小化する、世界最小のOpenGL ES 1.1準拠のGPUです。

 

フィジカルIP

ARM®フィジカルIPプラットフォームは、プロセスに最適化されたIPを提供して、ARMプロセッサのクラス最高の実装を実現します。

スタンダード セル ロジック ライブラリ

さまざまなアーキテクチャで利用できるARMスタンダード セル ライブラリは、あらゆる種類のSoC設計のさまざまなパフォーマンス範囲をサポートします。 設計者は、各種のライブラリを選択し、スピード、電力、面積の点で設計を最適化できます。

メモリ コンパイラおよびレジスタ

あらゆる種類のSoC設計に対するシリコン実証済みのSRAMレジスタ ファイル、およびROMメモリ コンパイラは、パフォーマンス重視のアプリケーションからコストや低消費電力が重視されるアプリケーションに至るまでのすべての種類に対応します。

インタフェース ライブラリ

シリコン実証済みの幅広いインタフェースIP製品群は、さまざまなシステム アーキテクチャおよび標準を満たすように設計されています。 汎用I/O特殊I/O高速DDR、およびシリアル インタフェースは、少ないピン数で高いデータ スループットのパフォーマンスを実現するように最適化されています。

 

ツールのエコシステム

すべてのARMプロセッサは、ARM RealView®開発ツール製品群のほか、幅広いサードパーティ製ツール、オペレーティング システム、EDAベンダによってサポートされています。 ARMのRealViewツールは、コンセプトから最終製品の市場化まで、開発プロセス全体に対応する他に例のないソリューションです。

 


 
» 
ARM926 Powered Products
Go Left
Go Right

Maximise