(View Larger パワー マネジメント キット Image)Requires free customer account
PMKによるダイナミック電力とリーク電力の削減は、ARMフィジカルIPのテスト シリコンおよびARMプロセッサの設計に基づくシリコンで実証されています。
ダイナミック電力は、チップ全体またはブロックの動作電圧を下げることで削減できます。それには、オンチップの各電圧アイランドで、レベル シフタを使用する必要があります。
リーク電力は、チップのブロックの電源を遮断することで飛躍的に削減できます。これは、オンチップのパワー ゲートで電源（VDD）とグランド(VSS)をスイッチングすることで実現できます。
スリープ モードでリーク電力を最大99%削減します。
スリープ モードから数百ナノ秒ですばやく復帰します。
標準のフリップフロップとリテンション フリップフロップにパフォーマンスの差はありません。
アップ レベル シフタのシフト範囲が広く、特別な回路により確実に電圧をシフトします。
ダウン シフタには、特別な回路はなく、サイズおよびパフォーマンスはAND/NANDゲートと同等です。
一部の設計スタイルには、特許が認められています。
リーク電力をさらに削減するために、パワー ゲートとリテンション フリップフロップのマルチVtとチャネル長を最適化します。
| ARMフィジカルIP | ARMプロセッサIP | ARMシステムIP | ARMマルチメディアIP |
| スタンダード セル ライブラリ | Cortex-A9 | Mali-400 | |
| ECOキット | Cortex-A5 | Mali-200 | |
| エンベデッド メモリ | Cortex-R4 | Mali-VE6 | |
| インタフェース | Cortex-M3 | ペリフェラル | Mali-VE3 |
