Login

フィジカルIP設計の実用化

ARMフィジカルIP製品は、先進の電子設計自動化(EDA)設計ツールおよびフローを使用して優れた結果を得られるように設計されています。 各製品は、広範で正確なモデルのセットを含み、業界をリードするフォーマットをサポートし、Cadence、Magma、Mentor Graphics、Synopsys各社のツールで検証されています。
 
 


フィジカルIP EDAデリバラブルのハイライト

  • シミュレーション モデル
  • タイミング モデル(非リニアおよび電流ソース)
  • 先進の電力モデリング(CPFおよびUPFのサポートを含む)
  • シグナルインテグリティ およびIRドロップ分析モデル
  • DFTモデル
  • 配置配線のアブストラクト
  • LVSネットリスト
  • GDSIIファイル

ARMでは、最新の設計フローを使用してARM IPデリバラブルの統合と最適化を図るために大手EDAパートナーと密接に連携しています。 ARMは、各種設計フローおよびメソドロジの開発と検証に関してパートナー各社と連携し、RTLから製造可能なGDSIIまで確実に到達できるようにしています。

コラボレーションの例

  • ARMプロセッサ ベースのインプリメンテーション リファレンス メソドロジ(IRM)により、ARMライセンシは、ソフトARMプロセッサをカスタマイズ、実装、検証、およびキャラクタライズできます。 CadenceMagma、およびSynopsysの設計フロー向けのこのiRMは、シリコンまでの予測可能な方法とカスタム メソドロジ開発の基礎を提供します。
  • コモン プラットフォーム リファレンス フローは、アームフィジカルIPによって設計品質と使いやすさを確実にするための包括的かつ柔軟なソリューションです。 これらのフローは、タイミング、電力、面積、およびシグナルインテグリティーを統合するソリューションです。 詳細については、Common Platformにアクセスしてください。

ARM Physical IP EDANetプログラムは、ARMフィジカルIPの顧客向けのIC設計ツールおよびフローに対して最高品質の包括的なサポートを提供することを目的としています。

『Low Power Methodology Manual』(LPMM)は、システム オンチップ設計における電力管理に関する包括的で実用的なガイドで、90ナノメートル以下のテクノロジに関わる設計者にとって必読のガイドです。 詳細については、LPMMブックをダウンロードしてください。

ビデオ: Design for Power Gating - And What UPF Can, and Cannot, Do for You - Dave Flynn、ARMフェロー

パワー ゲーティングは、ポータブル アプリケーションでのスタンバイ電力を削減し、リーク電力をカットするためのサブシステムのパワー レール スイッチングをサポートするうえで価値ある手法です。

2009年3月17日、米国カリフォルニア州サンタ クララのSNUGサン ノゼで行われた講演の録画この有用なビデオをダウンロードするには登録が必要です。


Maximise


Cookies

We use cookies to give you the best experience on our website. By continuing to use our site you consent to our cookies.

Change Settings

Find out more about the cookies we set