フィジカルIP設計の有効化

ARMフィジカルIP製品は、先進の電子設計自動化（EDA）設計ツールおよびフローを使用して優れた結果を得られるように設計されています。各製品は、広範で精密なモデルのセットを含み、業界をリードするフォーマットをサポートし、Cadence、Magma、Mentor Graphics、Synopsys各社のツールで検証されています。

フィジカルIP EDAデリバラブルのハイライト

シミュレーションモデル
タイミングモデル（非リニアおよび電流ソース）
先進の電力モデリング（CPFおよびUPFのサポートを含む）
信号の整合性およびIRドロップ分析モデル
DFTモデル
配置とルートのアブストラクト
LVSネットリスト
GDSIIファイル

ARMでは、最新の設計フローを使用してARM IPデリバラブルの統合と最適化を図るために大手EDAパートナーと密接に連携しています。ARMは、各種設計フローおよびメソドロジの開発と検証に関してパートナー各社と連携し、RTLからファウンドリレディのGDSIIまで確実に到達できるようにしています。

コラボレーションの例

ARMプロセッサベースのインプリメンテーションリファレンスメソドロジ（IRM）により、ARMライセンシは、ソフトARMプロセッサをカスタマイズ、実装、検証、およびキャラクタライズできます。Cadence、Magma、および Synopsysの設計フロー向けのこのIRMは、シリコンまでの予測可能なルートとカスタムメソドロジ開発の基礎を提供します。
共通プラットフォームリファレンスフローは、結果の品質と使いやすさを保証する、ARMフィジカルIPに関して検証された包括的かつ柔軟なソリューションです。これらのフローは、タイミング、電力、面積、および信号の整合性に関する統合ソリューションを示します。詳細については、Common Platformにアクセスしてください。

ARM Physical IP EDANetプログラムは、ARMフィジカルIPの顧客向けのIC設計ツールおよびフローに対して最高品質の包括的なサポートを提供することを目的としています。

『Low Power Methodology Manual』（LPMM）は、システムオンチップ設計における電力管理に関する包括的で実用的なガイドで、90ナノメートル以下のテクノロジに関わる設計者にとって必読のガイドです。詳細については、LPMMブックをダウンロードしてください。

ビデオ：Design for Power Gating - And What UPF Can, and Cannot, Do for You - Dave Flynn、ARMフェロー

パワーゲーティングは、ポータブルアプリケーションでのスタンバイ電力を削減し、リーク電力をカットするためのサブシステムのパワーレールスイッチングをサポートするうえで価値ある手法です。

2009年3月17日、米国カリフォルニア州サンタクララのSNUGサンノゼで行われた講演の録画この有用なビデオをダウンロードするには登録が必要です。